PI - Preguntas de examen de teoría

En relación al uso de la consulta de estado en un sistema computador podemos decir que: El "overhead" o gasto de tiempo de CPU es independiente de la velocidad de los dispositivos. El "overhead" o gasto de tiempo de CPU aumenta con los dispositivos lentos. Es una solución que exige modificaciones hardware adicionales no siempre al alcance. Es una técnica difícil de implementar a nivel de protocolos.

Cuando el diseño de un sistema de interrupciones se realiza conectando varios PIC8259 en cascada y en modo "buffering", el maestro-esclavo se define a través de: Palabra OCW3. Palabra OCW2. Palabra ICW3. Palabra ICW4.

Respecto a la conexión de los diversos componentes de un sistema computador a través de buses compartidos, podemos decir que: La conexión más frecuente hoy en día es hacer uso de un único bus compartido por todos los componentes del sistema. Es más eficiente organizar el sistema como una jerarquía de buses según prestaciones de los dispositivos. El rendimiento no depende de la organización de los buses sino solo de las velocidades de los dispositivos a conectar. Todas las anteriores son falsas.

En un modelo simplificado de periférico. un transductor es un dispositivo que tiene la funcionalidad de: Transferir información de acuerdo a un protocolo. Convertir un tipo de energía en otro. Adaptar los voltajes de las señales eléctricas a las necesidades de los periféricos. Todas las anteriores son falsas.

El sistema de interrupciones del microcontrolador ATmega 2560 se caracteriza por ser: Un sistema vectorizado. Vectores programables para las diferentes interrupciones. Sistema autovectorizado o vectores fijos para las diferentes fuentes de interrupción. Sistema no vectorizado. La detección de la fuente de interrupción requiere de una operación de consulta de registros de estado de los interfaces. Ninguna de las anteriores.

Cuando en el diseño de un computador hablamos de interrupciones. nos estamos refiriendo a: Una técnica para la transferencia de datos. Un método de sincronización. Tanto a una técnica de transferencia como a un método de sincronización. Todas las anteriores son falsas.

¿En cuál de los siguientes apartados se estaría haciendo referencia al transductor de un periférico?. Motor de una unidad lectora/grabadora de DVD. Diodo láser de un DVD. Cartucho de cinta magnética en una unidad de almacenamiento. Tóner de una impresora láser.

Muchos procesadores tienen instrucciones para general interrupciones por software tales como INT n. syscall. trap n y similares. Respecto al microcontrolador ATmega 2560 utilizado en las prácticas. ¿qué podríamos decir respecto a las interrupciones por software?. Puede generar una interrupción por software escribiendo en un puerto que tenga capacidad de interrumpir. Dispone de instrucciones específicas para generar interrupciones por software de diversos tipos. Las interrupciones por software no son necesarias cuando se trabaja con microcontroladores por lo que no disponen de ellas. Todas las anteriores son falsas.

En la identificación de dispositivos que interrumpen en un sistema de interrupciones del procesador I8086. ¿Cuál de las siguientes afirmaciones es cierta?. Los dispositivos son identificados por el procesador mediante una consulta de estado. Se hace uso de una tabla de vectores de interrupción almacenada en memoria que tiene un tamaño de 1024 bytes. Dispone de un sistema vectorizado que es capaz de gestionar hasta 1024 líneas de interrupción. Todas las interrupciones son enmascarables.

Respecto de la gestión de interrupciones en un procesador I8086, podemos afirmar que: El sistema de interrupciones es vectorizado y el atendimiento de la interrupción consiste en ejecutar el código de la rutina de servicio que se encuentra en la dirección de memoria: 4x N" vector. Cuando se produce una interrupción el procesador salta a una posición de memoria fija para luego identificar el dispositivo que interrumpió. El sistema de interrupciones es vectorizado y puede hacer uso de hasta 1024 vectores distintos. Todas las anteriores afirmaciones son falsas.

En relación a las funciones típicas asociadas a un interfaz, ¿Cuál de las siguientes funciones no es tarea del interfaz?. Realizar conversiones de datos a formatos serie y/o paralelo. Generar una interrupción. Conceder el uso de los buses a un controlador de DMA cuando los datos están listos para ser transferidos. Adaptación de señales eléctricas.

Respecto de la tabla de interrupciones del microcontrolador ATmega 2560, se puede afirmar que: Cada vector o entrada ocupa 2 bytes. Cada entrada en la tabla tiene una dirección de 32 bits que indica la ubicación de la ISR() del vector de interrupción. Cada entrada ocupa 4 bytes. Las opciones B) y C) son, ambas, ciertas.

Cuando en el diseño de un computador hablamos de interrupciones, nos estamos refiriendo a: Una técnica para la transferencia de datos. Un método de sincronización. Tanto a una técnica de transferencia como a un método de sincronización. Todas las anteriores son falsas.

¿Cuál de los siguientes apartados podría estar más relacionado con las técnicas de sincronización en un sistema computador?. Tabla de vectores de interrupción. Petición de transferencia de datos por DMA. Entrada/salida por programa. Procesador de entrada/salida.

Cuando necesitamos habilitar una interrupción interna en el microcontrolador ATmega 2560 (como el caso de las interrupciones de un timer), usado en la plataforma Arduino mega 2560, ¿a qué recursos tendríamos que acceder?. A la función attachInterrupt() e ISR() de Arduino. A los registros hardware del timer y a la función ISR() de Arduino. A los registros hardware del timer, al registro de estado del microcontrolador y a la función ISR() de Arduino. Según el tipo de interrupción del timer, podrían ser sucientes las opciones A) o B).

En un sistema de interrupciones basado en varios controladores i8259 conectados en cascada ¿cómo se indica a un controlador que es maestro (master) o esclavo (slave)?. Con la palabra de inicialización ICW3. Con la palabra ICW4 si está en modo de amplificación de señales (buffered). Siempre a través de un pin o patita del controlador de interrupciones. Todas las anteriores son falsas.

Si en un sistema de interrupciones basado en el controlador I8259 se quiere que el periférico conectado a la línea IRQ6 utilice el vector de identificación 0x8E ¿Cuál de los siguientes comandos de inicialización sería el correcto para tal fin?. Programar el valor 0x80 como palabra ICW2. Programar el valor 0x8F como ICW1. Programar el valor 0x88 como palabra ICW2. Todos los anteriores comandos de inicialización son incorrectos.

En las transferencias por DMA utilizando el controlador 8237 de Intel, ¿cuál de las siguientes afirmaciones es falsa?. Los controladores pueden encadenarse para aumentar el número de canales de DMA. El tamaño de bloque máximo que puede transferirse es de 64K. Puede realizar transferencias de datos entre memoria y periféricos y de memoria a memoria. No tiene capacidad para inicializar un bloque de memoria con un valor dado.

En un procesador del tipo I8086, el acceso a los puertos de entrada-salida se realiza normalmente con instrucciones: Del tipo IN reg, port y OUT portx, reg. Con instrucciones específicas de acceso a puertos mapeados como memoria. Se accede indistintamente con instrucciones de los tipos a) y b) anteriores. Todas las anteriores son falsas.

Si en la programación de un sistema de interrupciones basado en el controlador i8259 enviamos el byte 11101000 como palabra ICW3 a un controlador, podremos afirmar que: Estamos diseñando un sistema de interrupciones de hasta 36 niveles de interrupción. Estamos programando un controlador esclavo o maestro indicándole que utilice el vector 0xE8 para la línea IRQ0. Estamos programando un controlador esclavo. Todas las anteriores son falsas.

Si en un sistema de interrupciones basado en el controlador I8259 se quiere que el periférico conectado a la línea IRQ7 obtenga la dirección de la rutina de servicio de la posición de memoria 0x1DC entonces se habrá de: Programar el valor 0x07 como palabra ICW2. Programar el valor 0x77 como ICW2. Programar el valor 0xDC como palabra ICW2. Todos los anteriores comandos de inicialización son incorrectos.

¿Cuál de las siguientes funciones no corresponden a un interfaz de periférico?. Ejecución de instrucciones de entrada/salida tipo IN/OUT. Conversión y/o adaptación de formatos de datos. Almacenamiento temporal de información. Corrección de posibles errores en las transmisiones.

Entre los registros del controlador de DMA 8237 podemos encontrar un registro local o tampón utilizado para: Realizar transferencias de memoria a periférico. Realizar transferencias de memoria a memoria. Almacenamiento intermedio en las transferencias de datos desde un periférico rápido a memoria. Almacenamiento intermedio en transferencias de datos de memoria a periférico lento.

En relación a las funciones típicas asociadas a un interfaz. ¿Cuál de las siguientes funciones no es tarea del interfaz?. Realizar conversiones de datos a formatos serie y/o paralelo. Generar una interrupción. Conceder el uso de los buses a un controlador de DMA cuando los datos están listos para ser transferidos. Adaptación de señales eléctricas.

Si en la programación de un sistema de interrupciones basado en el controlador i8259 enviamos el byte 11101000 como palabra ICW3 a un controlador, podremos armar que: Estamos diseñando un sistema de interrupciones de hasta 36 niveles de interrupción. Estamos programando un controlador esclavo o maestro indicándole que utilice el vector 0xE8 para la línea IRQ0. Estamos programando un controlador esclavo. Todas las anteriores son falsas.

Cuando se realizan transferencias por DMA haciendo uso de un controlador similar al 8237 de Intel, ¿cuál de las siguientes afirmaciones es cierta?. Los puertos de los periféricos se seleccionan en base a su dirección que se encuentra en el bus de direcciones. Los puertos son seleccionados por la señal DACK del controlador DMA. El direccionamiento de los puertos se realiza mediante las instrucciones IN/OUT. Los puertos se seleccionan mediante las señales de control IORD/IOWR (lectura/escritura en puertos).

En un procesador del tipo I8086, el acceso a los puertos de entrada-salida se realiza normalmente con instrucciones: Del tipo IN reg, port y OUT portx, reg. Con instrucciones especícas de acceso a puertos mapeados como memoria. Se accede indistintamente con instrucciones de los tipos a) y b) anteriores. Todas las anteriores son falsas.

En relación al sistema de E/S en sistemas computadores con procesador I8086, ¿Cuál de las siguientes afirmaciones es cierta?. Las instrucciones IN/OUT pueden utilizarse para acceder a los puertos mapeados como memoria (memory mapped I/O). Los registros de los controladores o interfaces de E/S se encuentran mapeados en el espacio de E/S. Soporta hasta 128k puertos diferentes mapeados en el espacio de E/S. Todas las anteriores son falsas.

En general, el atendimiento de una interrupción por los procesadores tales como el I8086 o microcontrolador ATmega 2560, se realiza mediante una rutina de servicio que debe terminar en: Siempre con una instrucción especial de retorno que afecta al contador de programa y al estado del procesador. Una instrucción de retorno con el mismo código de operación que el retorno de una función, método o subrutina en programación. Una instrucción de salto a la dirección siguiente de la instrucción interrumpida. Ninguna de las anteriores.

El protocolo de "handshake" es propio de: Un bus serie síncrono. Un bus paralelo síncrono. Un bus paralelo o serie asíncrono. Cualquiera de los buses anteriores.

En un sistema de interrupciones con gestión de prioridades por Daisy- chain y vectorizado ¿cuál de las siguientes afirmaciones es cierta?. La CPU informa de un ciclo de reconocimiento de interrupción con la señal de reconocimiento de interrupción (INTA) y la identificación de los dispositivos se realiza por consulta de estado. La gestión de prioridades queda establecida por el orden en que los dispositivos reciben la señal INTA y la identificación de los dispositivos se realiza leyendo sus registros de estado. La gestión de prioridades queda establecida por el orden en que los dispositivos reciben la señal INTA y el dispositivo se identifica por un dato que deposita en el bus. Todas las respuestas dadas son falsas.

La interconexión de dispositivos de velocidades similares mediante un bus largo, exige un protocolo de bus: Síncrono. Semisíncrono. Asíncrono. Cualquiera de los anteriores.

Muchos procesadores tienen instrucciones para general interrupciones por software tales como INT n, syscall, trap n y similares. Respecto al microcontrolador ATmega 2560 utilizado en las prácticas, ¿qué podríamos decir respecto a las interrupciones por software?. Puede generar una interrupción por software escribiendo en un puerto que tenga capacidad de interrumpir. Dispone de instrucciones específicas para generar interrupciones por software de diversos tipos. Las interrupciones por software no son necesarias cuando se trabaja con microcontroladores por lo que no disponen de ellas. Todas las anteriores son falsas.

¿Qué efecto tiene en el controlador de interrupciones PIC8259 el envío de un comando de "final de interrupción no especíco"?. Pone a cero (resetea) el bit activo más prioritario del registro IRR. Pone a cero (o resetea) el bit del registro ISR que corresponda a la línea de interrupción más prioritaria en servicio. Pone a cero el bit activo más prioritario tanto del registro IRR como del registro ISR para dejar la línea IRQn preparada para otra petición de interrupción. Todas las anteriores son falsas.

En la conexión de diferentes dispositivos a un bus síncrono: Solo se admite la conexión de dispositivos que sean igual de rápidos. Podemos conectar dispositivos sin que importe sus velocidades. El protocolo de comunicaciones maneja una señal de ready o listo. Todas las anteriores son falsas.

En el diseño de un bus asíncrono, ¿cuál de los siguientes elementos es innecesario?. Señal de ready o listo. Señales de datos. Señal de reloj. Todos los anteriores son necesarios.

El sistema de interrupciones EXTERNO del ATmega 2560, consta de un total de: 8 líneas de interrupción. 24 líneas de interrupción. 32 líneas de interrupción. Ninguna de las anteriores.

El sistema de interrupciones del microcontrolador ATmega 2560 se caracteriza por ser: Un sistema vectorizado. Vectores programables para las diferentes interrupciones. Sistema autovectorizado o vectores fijos para las diferentes fuentes de interrupción. Sistema no vectorizado. La detección de la fuente de interrupción requiere de una operación de consulta de registros de estado de los interfaces. Ninguna de las anteriores.

Si en un determinado entorno se oye debatir sobre los aspectos de diseño de un sistema de E/S, ¿cuál de las siguientes afirmaciones es coherente y correcta?. La identificación del dispositivo que interrumpe se realizará mediante la técnica de daisy-chain. Las transferencias de datos se realizarán mediante consulta de estado y sincronización por DMA. Las prioridades de los dispositivos es establecerán con la técnica daisy-chain y las transferencias de datos por DMA. La sincronización por consulta de estado con bucle de espera en dispositivos lentos no supone un “overhead” para el procesador.

Si en un programa para el procesador I8086 tenemos la secuencia de instrucciones 1) [MOVE reg, dato] y 2) [OUT puerto, reg] entonces podríamos armar que el puerto está mapeado como: Entrada/salida o memoria, dependiendo del modo de direccionamiento utilizado para especificar el puerto. Memoria. Entrada/salida. Memoria o entrada-salida dependiendo del diseño del decodificador de direcciones y la señal IO/M’ del procesador.

En el sistema de interrupciones del ATmega 2560, ¿Qué funcionalidad tienen los registros EICRA y EICRB?: Registro de máscaras. Registro de habilitación de interrupciones externas. Definen la sensibilidad o modo de disparo de las interrupciones internas. Todas las anteriores son falsas.

En la identificación de dispositivos que interrumpen en un sistema de interrupciones del procesador I8086, ¿Cuál de las siguientes afirmaciones es cierta?. Los dispositivos son identificados por el procesador mediante una consulta de estado. Se hace uso de una tabla de vectores de interrupción almacenada en memoria que tiene un tamaño de 1024 bytes. Dispone de un sistema vectorizado que es capaz de gestionar hasta 1024 líneas de interrupción. Todas las interrupciones son enmascarables.

Cuando se lee el bit de reconocimiento (Ack) en el bus I2C, si su valor es “0” …. significa que no está disponible y permanezco leyéndolo hasta que cambie a 1. significa que está disponible para continuar. signica que no está disponible y que debo reiniciar la transferencia desde el STAR. Tengo que leer la señal SCL para ver si ha sido “intervenida” poniéndola a 0, y en ese caso esperar a que la liberen.

Respecto del uso del sistema de memoria del microcontrolador ATmega 2560, ¿Cuál de las siguientes armaciones es cierta?. El acceso a la memoria EEPROM se realiza de igual forma que la SRAM. Los programas de usuario se almacenan en el área de boot de la memoria. El acceso a la memoria EEPROM se realiza a través de unos registros. La sección de boot de la memoria flash siempre es más grande que la sección dedicada a las aplicaciones ya que tiene que dar cabida al sistema operativo.

¿Cuál de las siguientes afirmaciones respecto a la CPU del microcontrolador ATmega2560 es cierta?. El procesador tiene un repertorio de instrucciones complejo. El microcontrolador tiene una arquitectura Von Neumann. La mayoría de las instrucciones son de 16 bits. Todas las anteriores son ciertas.

En el funcionamiento del Timer 0 del microcontrolador ATmega 2560 y en la nomenclatura utilizada por la hoja de datos del fabricante ¿Cuál de las siguientes armaciones respecto de los parámetros MAX y TOP es cierta?. El valor de TOP, puede ser mayor o menor al valor de MAX dependiendo del tipo de onda que se quiera generar. El valor de TOP siempre será menor o igual al valor de MAX. El valor de TOP siempre es fijo y es prefijado por la estructura del timer. Todas las anteriores son falsas.

Los sistemas empotrados que se integran en los aparatos domésticos con fines de control, en general, se caracterizan por ser. De alto rendimiento. De alto coste. De bajo consumo. De bajo consumo y de alto coste.

En el bus I2C el “receptor” es …: El dispositivo que envía datos al Bus. El dispositivo que recibe datos desde el Bus. El dispositivo que inicia una transferencia, genera las señales del reloj y termina un envío de datos. El dispositivo direccionado por un máster.

Los “bus transceivers”: Pueden funcionar alternativamente como “driver” y como “receiver” y por lo tanto debe existir una señal de control para especificarlo. Están asociados específicamente a los puertos de entrada del computador y se utilizan para elevar el nivel de señal. Se utilizan en la jerarquía de buses PCI (arquitectura entreplanta) para poder acoplar el bus más lento con el superior más rápido. Se han introducido con las versiones serie de los buses, como el PCI _Express, en el que hay que implementar los canales bidireccionales de comunicación.

El embedded ATmega2560 posee un conversor analógico-digital ... tipo flash de 10 bits de precisión. por aproximaciones sucesivas y 10 bits de precisión. de doble pendiente de 12 bits de precisión. por aproximaciones sucesivas y 16 bits de precisión.

Los drivers de bus con salida “open-colector”: Es necesario que tenga una resistencia de “pull-up” y funciona como un OR-implicito. Es necesario que tenga una resistencia de “pull-up” y funciona como un AND-implicito. Es necesario que tenga una resistencia de “pull-down” y funciona como un AND-implicito. Es necesario que tenga una resistencia de “pull-down” y funciona como un OR-implicito.

El conversor Digital-Analógico (DAC) en escalera R/2R ... no se usa porque el número de resistencias y transistores crece exponencialmente con el número de bits. es el menos escalable de todos. tiene un coste de implementación de 2n resistencias y transistores. Todas las otras son falsas.

El Conversor Digital-Analógico (DAC) por división de voltaje ... es que se suele usar porque minimiza el número de resistencias y transistores necesarios. no se usa porque el número de resistencias es bajo pero el de transistores es elevado. no se usa porque el número de resistencias y transistores crece exponencialmente con el número de bits. Todas las otras son falsas.

Un sensor es un dispositivo... que responde a un “estímulo” físico y proporciona una respuesta según una relación precisa. que produce una acción física respuesta a una señal de entrada precisa. que mide el voltaje que existe en un punto preciso de un circuito de la placa del procesador. Ninguna de las otras es cierta.

De los espacios de direccionamiento del MCU ATmega 2560, se puede a. Las instrucciones de tipo load/store solo pueden acceder a los datos residentes en la memoria SRAM de 8KB. Las instrucciones de tipo IN/OUT pueden acceder a los registros de todos los interfaces. Las instrucciones de tipo IN/OUT pueden acceder a los registros del procesador. Todas las anteriores son falsas.

En la generación de formas de onda por el Timer 0 del microcontrolador ATmega 2560, ¿Cuál de las siguientes señales NO se puede generar?. Doble rampa. Onda cuadrada. Señal con modulación de ancho de pulso. Señal periódica en forma de pulso.

¿Cuál de las siguientes combinaciones de interfaces es la soportada por un microcontrolador ATmega 2560?. Serial, SATA, I2C, SPI. I2c, Serial, SPI, 6 timers. SPI, I2c, Serial, 8 entradas analógicas. Ninguna de las anteriores.

En relación a los diferentes modos de ahorro de energía que tiene el microcontrolador ATmega 2560, ¿Cuál de las siguientes afirmaciones es cierta?. Tiene dos modos básicos para el ahorro de energía: idle y standby. De un modo de ahorro energético solo se puede salir con un reset. De cualquier modo de ahorro energético siempre se puede salir con una interrupción externa. La CPU puede estar operativa en alguno de los modos de ahorro de energía.

La relación que existe entre los valores de entrada y salida de un sensor ... se representa por un coeficiente que puede ser positivo o negativo. es la impedancia de entrada. es la función de transferencia. Todas las otras son falsas.

Todos sensores de temperatura ... se caracterizan por tener un coeficiente positivo de temperatura. se caracterizan por tener un coeficiente negativo de temperatura. están basado en semiconductores (óxido-metal). Ninguna de las otras es cierta.

Las condiciones “Inicio” (Start) y/o “Parada” (Stop) en el bus I2C: Son siempre generadas por el “Esclavo” (Slave). Son siempre generadas por el “Maestro” (Master). Por el “Transmisor” (Transmiter) para poder iniciar y terminar la transmisión. Por el “Transmisor” (Transmiter) para poder iniciar y terminar la transmisión, aunque el receptor puede utilizar la de “Parada” (Stop) para detener la transmisión si no pudiese continuar recibiendo datos.

Los drivers de bus tipo “Totem-Pole”: Es necesario que tenga una resistencia de “pull-up” y funciona como un AND-implícito. Es necesario que tenga una resistencia de “pull-down” y funciona como un OR-implícito. Sus valores de salida, pueden ser “alto” (high), bajo (low) o “desconectado”(“alta impedancia o “three-state”). Todas las otras son falsas.

Durante la transferencia de los bits en el bus I2C …. El transmisor pone el bit de datos en el SDA mientras la señal de reloj SCL está a 1 y los mantiene estable mientras la señal de reloj SCL está a 0. El receptor lee el bit de datos en el SDA mientras la señal de reloj SCL está a 0 y los mantiene estable mientras la señal de reloj SCL está a 1. Mientras la señal de reloj SCL está a 1 se da tiempo para que el transmisor ponga la información en el SDA y la lea el receptor, y mientras SCL está a 0, se da tiempo para preparar el siguiente bit. El transmisor pone el bit de datos en el SDA mientras la señal de reloj SCL está a 0 y los mantiene estable mientras la señal de reloj SCL está a 1.

El Conversor Analógico-Digital (ADC) tipo flash ... tiene una elevada inmunidad al ruido y una elevada exactitud. es sencillo y barato, con una buen compromiso entre coste y velocidad, con precisión intermedia. es el más rápido, limitado solo por la cantidad de comparadores disponibles. Todas las otras son falsas.

El foto transistor ... tiene el emisor expuesto a la luz y reacciona a ella permitiendo la conducción entre la base y el emisor. tiene el colector expuesto a la luz y reacciona a ella permitiendo la conducción entre el colector y la base. tiene la base expuesta a la luz y reacciona a ella permitiendo la conducción entre el colector y el emisor. todas las otras son falsas.

¿Cuál de las siguientes afirmaciones respecto al microcontrolador ATmega 2560 es FALSA?. Tiene 8KB de memoria SRAM ampliable de forma externa hasta un máximo de 32 KB en total. El tamaño máximo de la memoria SRAM que podemos utilizar es de 64 KB. El microcontrolador se comercializa con diferentes cantidades de memoria SRAM, existiendo versiones de hasta 64KB. Todas las anteriores son falsas.

Cada puerto del microcontrolador ATmega 2560 lleva asociado tres registros: DDRx, PORTx y PINx. ¿Cuál de las siguientes afirmaciones es cierta?. El puerto DDRx se utiliza para la salida de datos. El puerto PINx se utiliza para leer los pines de entrada. Los puertos son de lectura o escritura. Todas las anteriores son falsas.

Cada puerto x del microcontrolador ATmega 2560 lleva asociado tres registros: DDRx, PORTx y PINx. ¿Cuál de las siguientes afirmaciones es cierta?. El registro DDRx se utiliza para la salida de datos. El registro PINx se utiliza para la entrada de datos o leer el estado de los pines asociados al puerto. Estos registros, solo se pueden leer o escribir. Todas las anteriores son falsas.

El sistema de memoria del microcontrolador ATmega 2560 consta de las siguientes configuraciones: 256KB flash, 16KB SRAM y 2KB EEPROM. 64KB flash, 8KB SRAM y 4KB EEPROM. 256KB flash, 8KB SRAM y 4KB EEPROM. Ninguna de las anteriores.

La función de transferencia ... es una función matemática lineal. es una función matemática no lineal. expresa la relación que existe entre la entrada y la salida. todas son ciertas.

La pendiente de la función de transferencia de un sensor es su. rango útil. resolución. margen dinámico de uso. sensibilidad.

El conversor analógico digital que utiliza el procesador ATmega2560 estudiado en clase contiene ... usa un circuito sumador ponderado. usa un circuito divisor de voltaje. usa un circuito con una escalera de resistencias R/2R. Ninguna de las otras es cierta.

En la generación de señales PWM con los timers del microcontrolador ATmega 2560, ¿Cuál de las siguientes armaciones es cierta?. El rango de frecuencias de las señales PWM es mayor cuando el TOP es definido por el registro OCRxA. El rango de frecuencias de las señales PWM solo depende del valor N del prescaler. Un timer de 16 bits, siempre genera tres señales PWM simultáneas, pero de diferentes frecuencias. Todas las anteriores son falsas.

Un sistema empotrado para controlar un sistema anticolisión en un coche sería clasificado como un: Soft real-time embedded system. Mobile embedded system. Hard real-time embedded system. Networked embedded system.

Los timers del microcontrolador Atmega 2560 se pueden utilizar para: Generar señales senoidales. Generar señales en diente de sierra. Generar señales digitales (0/1). Para cualquiera de las anteriores funciones.

¿Cuál de las siguientes opciones sería la más apropiada para definir un microcontrolador?. Un sistema de cómputo formado por procesador y memoria que luego se puede ampliar con una gran variedad de interfaces de entrada/salida disponibles en el mercado. Un sistema de cómputo de propósito específico que, integra, en un mismo chip, el procesador, la memoria y la entrada/salida aunque de alto consumo energético. Un sistema de cómputo de propósito específico orientado a tareas de control y de bajo coste. Un sistema de cómputo con las características de B) y C).

En una impresora de chorro de tinta continua, ¿Cuáles de las siguientes afirmaciones es cierta?. Dispone de cabezales de impresión de tecnología térmica. El cabezal lanza un chorro tinta continua a presión elevada generada por una bomba. Dispone de cabezales de impresión de tecnología piezoeléctrica que permite distancias moderadamente largas entre cabezal y papel. Las gotas de tinta son generadas por un sistema ultrasónico y su trayectoria controlada por un campo electrostático variable.

Para aumentar la capacidad en los discos modernos: Se utiliza grabación mediante dominio magnéticos trasversales combinado con pistas helicoidales y lectura mediante sensor GMR. Se utiliza grabación mediante dominio magnéticos trasversales y lectura mediante sensor GMR. Se utilizan cabezales únicos lectura y escritura de MnFe (más ligeros) que permiten crear y leer los dominios magnéticos transversales. Se utilizan cabezales “thin film inductive read/write” (más ligeros) que permiten crear y leer los dominios magnéticos transversales. Todas las anteriores son falsas.

La tecnología de los puntos cuánticos basa su funcionamiento en: Un nuevo tipo de cristal líquido. Nuevos diodos láseres que general luz de calidad muy superior. Tecnología de led orgánico. Ninguna de las anteriores.

¿Qué ancho de banda (MB/seg) se puede conseguir con un bus PCIe 2.0 de 4 carriles o lanes (x4) por cada dirección?. 2 GB/seg. 8 GB/seg. 500 MB/seg. 1 GB/seg.

Las mejoras en la codificación de la señal (por ejemplo: RZ, NRZ, NRZI, FM, MFM, … etc.): Se han ido introduciendo obligadas por las mejoras en la tecnología de las cabezas de grabación en primer lugar, y posteriormente por la aparición de las cabezas de lectura mediante sensor MR y GMR. Se introdujeron para los sistemas que utilizaban dominios magnéticos longitudinales pero no son necesarias en la grabación mediante dominio magnéticos trasversales y lectura mediante sensor GMR. Han permitido tiempos de accesos más veloces y mejorar la capacidad de almacenamiento de una unidad con respecto al sistema más antiguo, usando el mismo medio y cabezas de lectura y de escritura. Son técnicas estándar de compresión de información aplicada a los medios magnéticos para mejorar el aprovechamiento del espacio. Todas las otras son falsas.

El domino magnético transversal (“perpendicular”): Es un creado por las cabezas GMR (Gigant Magneto-Resistence). Es un creado por las cabezas MR (Magneto-Resistence). Es un creado por las cabezas CMR (Colosal Magneto-Resistence). Es un creado por las cabezas TMR (Tunnel Magneto-Resistence). Todas las otras son falsas.

En una comparativa de pantallas táctiles resistivas frente a las capacitivas, podemos afirmar que: Las resistivas son más baratas que las capacitivas y no necesitan calibración. Las pantallas capacitivas dejan pasar menos luz que las resistivas necesitando tecnología OLED de iluminación. En las capacitivas se puede usar cualquier tipo de estilete siempre y cuando se presione adecuadamente. Las resistivas admiten cualquier tipo de puntero o estilete y necesitan de una operación de calibrado.

Un display 7 segmentos de cristal líquido de un dígito podría estar formado por varias capas superpuestas en orden, tales como: Espejo, filtro polarizador, electrodo común, LCD, segmentos y cristal protector. Espejo, filtro polarizador, electrodo común, LCD, segmentos, filtro polarizador, cristal protector. Filtro polarizador, espejo, electrodo común, LCD, segmentos, cristal protector. Ninguna de las anteriores organizaciones serían válidas.

La velocidad de rotación del disco duro …: Está relacionada directamente con la latencia media de acceso a los sectores. Está relacionada inversamente con la latencia media de acceso a los sectores. Está relacionada directamente con la velocidad de transferencia pero no con la latencia media de acceso a los sectores. Está relacionada directamente con el tiempo medio de posicionamiento de la cabeza sobre la pista. Está relacionada inversamente con el tiempo medio de posicionamiento de la cabeza sobre la pista. Todas las otras son falsas.

Las cabezas magnéticas de grabación perpendicular (“perpendicular recording”) …: Graban sobre un medio magnético compuesto de una capa superior creada a base de gránulos magnéticos orientados y una capa inferior que facilita la circulación horizontal del flujo magnético. Graban sobre un medio magnético de óxido de hierro. Han necesitado desde su creación calentar el medio magnético para posibilitar y estabilizar la escritura. Graban sobre un medio magnético AFC (“Anti-Ferromagnetic Coupled media”) creado por dos capas de material magnético (CoPtCrB) separadas por una nísima capa intermedia (Rutenio). Tienen que estar asociadas necesariamente a cabezas de lectura de “efecto túnel” MJT (“Magnetic Tunnel Junction”). Todas las otras son falsas.

Si los procesadores Sandy Bridge usan los chipsets de la serie 6x ¿cuál de los siguientes chipsets se podría usar con el procesador de cuarta generación Haswell?. H87. P67. B55. Q77.

El cristal líquido de tipo TN: Tiene una estructura en forma de hélice o torcida a 90º. Es una estructura en forma de espiral con ángulos de torsión entre 180º y 270º. Es capaz de transmitir la luz y oscurecerse cuando se le aplica un voltaje. Todas las anteriores son falsas.

En una memoria DDR2-667 ¿Cuál es la frecuencia (aproximada) de la señal de reloj?. 667 MHz. 266 MHz. 333 MHZ. Ninguna de las anteriores.

Las técnicas más avanzadas de “backlit” o iluminación trasera persiguen: Mejorar la resolución de las imágenes para visualizar las imágenes con más calidad y contraste. Controlar la fuente de luz en función de las imágenes a visualizar para conseguir mayores contrastes y calidades de visualización. Controlar la luz ambiental de forma indirecta para mejorar las condiciones lumínicas del entorno. Todas las anteriores son falsas.

En el proceso electrográco que tiene lugar en el funcionamiento de una impresora láser para imprimir una página, ¿en cuál de los siguientes apartados se cita un orden correcto de las fases o etapas de impresión?. CargaCilindro-desarrollo-exposición-transferencia-limpieza-fijación-descarga. CargaCilindro-elaboración-exposición-transferencia-fijación-limpieza-descarga. CargaCilindro-exposición-elaboración-transferencia-fijación-descarga-limpieza. En ninguna de las anteriores.

La detección y dirección del movimiento según las coordenadas x-y en un ratón de bola requiere de: Una pareja de emisor-receptor de luz infrarroja asociado a cada coordenada de movimiento. Dos parejas emisor-receptor que proporcionan dos ondas cuadradas desfasadas 90º eléctricos. Un total de 4 parejas de emisor-receptor, dos por cada coordenada, de luz infrarroja. Un diodo láser para iluminar la bola que reejará la luz en su movimiento.

La Ley de Faraday …: Es el principio físico en el que se basa el funcionamiento de lascabezas de lectura MR y GMR. Es la que explica cómo conseguir eliminar o neutralizar de forma permanente el campo magnético remanente presente en un material magnético mediante la aplicación de un campo magnético externo inverso y de magnitud adecuada. Establece que el aumento de rendimiento al introducir una determinada mejora está limitado por la fracción de tiempo que se utiliza la característica mejorada. Vale para calcular el campo magnético que conserva un material después de haberle aplicado un campo magnético externo lo suficientemente intenso para saturarlo y luego haberlo suprimido. Establece que la corriente inducida en un circuito es 12directamente proporcional a la rapidez con que cambia el flujo magnético que lo atraviesa. Tiene como una de sus conclusiones que se debe acelerar en caso común. Todas las otras son falsas. a mi que me importa ni que fuera hector eulogio fisica ya la aprobe DEJENME EN PAZ.

El bolígrafo digital con tecnología Anoto es un dispositivo de entrada de datos que: Dispone de una cámara que toma imágenes de las formas de los caracteres escritos por el usuario y las envía al computador. Siempre tiene que estar conectado al computador. La escritura se almacena como datos vectoriales que se obtienen a partir de imágenes del patrón de puntos que subyace en el papel donde se escribe. Detecta el movimiento de la mano o gestos para desencadenar la ejecución de alguna acción.

Las medida de capacidad expresada como ...: Mega” significa (2^20) 1048576 y “Mebi” significa (10^6) 1000000. “Mega” significa (10^6) 1000000 y “Mebi” significa (2^10) 1024. “Mega” significa (2^10) 1024 y “Mebi” significa (10^6) 1000000. “Mega” significa (10^6) 1000000 y “Mebi” significa (2^20)1048576. Todas las otras son falsas.

En las impresoras láser ¿qué papel desempeña el cilindro fotoconductor?. Es el dispositivo que con ayuda de calor fija el tóner al papel. Es un dispositivo fotoconductor en el que quedan atrapados los electrones cuando se somete a un proceso de carga y se descarga cuando incide la luz. Es un cilindro que se carga en los puntos donde incide el láser y donde posteriormente se adhiere el tóner para transferirlo al papel. Es la fuente de luz láser de la impresora.

El código de barras bidimensional QR se caracteriza porque: La huella de impresión siempre es cuadrada y del mismo tamaño. La versión del símbolo depende de la cantidad de información a almacenar y del dispositivo de impresión del código de barras. Los puntos que forman cada módulo son más gruesos o más nos dependiendo de la información a almacenar. Todas las anteriores son falsas.

Los buses de sistema de un PC, accesibles a través de conectores residentes en las placas base, han evolucionado en el tiempo de forma que: son buses paralelos, pero con mejoras importantes y rendimientos similares a los del PCI Express. son buses seriales con conexiones punto a punto que prácticamente han sustituido a los buses paralelos. el bus USB3.0/3.1 gana terreno y se consolida como la principal alternativa como bus del sistema. ninguna de las anteriores.

Cuando afronta la adquisición de una pantalla LCD en la que se requiere un alto contraste dinámico entonces sería mejor fijarse o comprar una pantalla con tecnología: Edge led. Local dimming. Full array leds. Una pantalla que incluya todas las anteriores tecnologías.

Un módulo de memoria PC4-12800 trabaja a una frecuencia real de: 12.8 GHz. 1600 MHz. 800 MHz. Ninguna de las anteriores.

En relación a las diferentes tecnologías de teclados ¿Cuál de las siguientes afirmaciones es cierta?. Los teclados de membrana son más duraderos que los mecánicos. Los teclados tipo tijera tienen un recorrido de tecla mayor que los de membrana. El teclado mecánico es el de mayor durabilidad medida en millones de pulsaciones. Los teclados de tecnología mecánica es la más antigua y barata.

Las mejoras en las pantallas LCD al utilizar la organización matricial activa se debe a: El uso de cristal líquido tipo STN. El uso de un transistor de película delgada conjuntamente con un condensador. Utilizar puntos cuánticos para generar luz de calidad. Uso conjunto de todas las anteriores.

A partir de los datos publicados por los fabricantes de memorias del tipo DDR-4 se puede concluir que: Son más rápidas, de mayor capacidad y mayor consumo de potencia. El voltaje se reduce respecto a DDR3, mejora el ancho de banda y el consumo de potencia disminuye. El voltaje se reduce respecto a DDR3, mejora el ancho de banda y el consumo de potencia relativamente igual. Todas las anteriores son falsas.

Una memoria DDR3-1600, doble canal, en una placa base de un PC proporciona un ancho de banda de: 12,8 GB/seg. 25,6 GB/seg. 21,3 GB/seg. 17,0 GB/seg. Ninguna de las anteriores.

En una placa base dotada de un procesador Ivy Bridge ¿qué es la conexión Direct Media Interface (DMI)?. Un interfaz para pantallas gráficas. Una conexión para almacenamiento de datos. Una conexión serie entre el procesador y el chipset. Todas las anteriores son falsas.

La orientación de las moléculas en un cristal líquido se puede cambiar con la ayuda de: Un campo eléctrico de alto voltaje. Una fuente de luz polarizada. Un campo eléctrico generado por una corriente continua. Ninguna de las anteriores.

Una tarjeta estándar PCI Express 2.0 (x4) consta de: Cuatro canales de transmisión de dos hilos (TX/RX) cada uno, con capacidad para transmitir y recibir “unos” y “ceros” según el voltaje de las líneas TX/RX respecto de tierra. Cuatro canales o lanes de comunicación. Cada canal está formado por 2 pares de hilos: uno para recibir y otro para transmitir en modo diferencial. Cuatro canales de comunicación o lanes, formado cada uno de ellos por un par de hilos o señales que trabajan en modo diferencial. Ninguno de los anteriores.

¿Cual de las siguientes interfaces no está disponible en el microcontrolador ATmega 2560?. I2C. SPI. Bluetooth. Serial.

Un conversor Analógico-Digital (ADC) de 4 bits y rango de conversión de 0 a 4 voltios (Vref) tiene una resolución de. 3. 0,0125 voltios. 0,25 voltios. 0,5 voltios.

Respecto al contador de programa (PC) del procesador del microcontrolador ATmega 2560, podemos afirmar que: Tiene 15 bits para acceder a las 32K palabras (16 bits) de la memoria flash. Tiene 17 bits para acceder a las 128K palabras (16 bits) de la memoria flash. Tiene 16 bits para acceder a las 64K palabras (16 bits) de la memoria flash. Tiene 18 bits para acceder a las 256K palabras (16 bits) de la memoria flash.

Cuando se produce un time-out en el hardware del perro guardián (o watchdog) convenientemente habilitado, entonces dicho hardware podría dar lugar a: Una interrupción seguida de un reset. La detención permanente del reloj del sistema hasta una intervención manual. La ejecución de una instrucción NOP (No Operación) para ignorar el desbordamiento. Un cambio automático a un modo de bajo consumo. Combustión espontánea.

El sistema de interrupciones externo sensible solo a flanco de subida (Rising) del microcontrolador ATmega 2560 permite un total de. 6 líneas de interrupción. 8 líneas de interrupción. 4 líneas de interrupción. 2 líneas de interrupción. 3.

Del procesador del microcontrolador ATmega 2560 se puede afirmar que: Es un procesador segmentado de dos etapas con una productividad de una instrucción por ciclo de reloj,. Es un procesador de arquitectura Von Neumann que comparte un único bus para instrucciones y datos, lo que limita su velocidad. Es un procesador de tipo CISC que utiliza microcódigo complejo para ejecutar instrucciones de longitud variable. Es un procesador con una segmentación (pipeline) de cinco etapas que permite la ejecución de múltiples instrucciones en paralelo. es una MIERDA (no cojas esta que te la va a dar como mal XD).

El RS232... Es un estándar de comunicación serie “full-dúplex”, inicialmente pensado para la comunicación de terminales y computadores centrales de forma local o remota mediante módems. Es un protocolo de comunicación paralelo diseñado específicamente para la transferencia de datos a alta velocidad entre la CPU y periféricos internos. Utiliza señales diferenciales para la transmisión de datos, lo que permite alcanzar distancias de hasta 1200 metros sin degradación de la señal. Es un estándar estrictamente síncrono que requiere una línea de reloj común (Clock) para sincronizar obligatoriamente el envío y la recepción de cada bit.

Cada puerto del microcontrolador ATmega 2560 lleva asociado tres registros: DDRx, PORTx y PINx. ¿Cuál de las siguientes afirmaciones es cierta?. La escritura en el puerto PINx afecta al registro PORTx. El registro DDRx se utiliza para leer el nivel lógico (alto o bajo) presente físicamente en los pines de entrada. Para configurar un pin como entrada, se debe escribir un '1' en el bit correspondiente del registro DDRx. El registro PORTx es de solo lectura y su valor siempre coincide con el estado de los interruptores externos conectados al puerto.

El bit de “reconocimiento” o “Acknowledge” en el bus I2C es enviado por. El receptor (receiver). El transmisor (transmiter). Enrique. El DS3232, siempre.

Con respecto al bus SPI, se puede afirmar que es un: Bus serie con cuatro hilos, síncrono y bidireccional, que permite la comunicación full-duplex y que no permite fácilmente tener más de un máster conectados al bus. Protocolo de comunicación de dos hilos (SDA y SCL) que utiliza direccionamiento por software para identificar a cada esclavo en el bus. Bus asíncrono que utiliza una única línea de datos compartida para transmisión y recepción, lo que obliga a una comunicación half-duplex. Estándar de comunicación diferencial diseñado para entornos industriales que requiere una resistencia de terminación de 120 ohmios en cada extremo.

El microcontrolador ATmega 2560... Posee un conversor analógico-digital y un multiplexor programable que permite seleccionar 1 de 16 entradas. Integra un conversor analógico-digital con una resolución nativa de 16 bits para aplicaciones de audio profesional. Dispone de 16 módulos ADC independientes que permiten muestrear 16 señales analógicas de forma simultánea. Incluye un conversor digital-analógico (DAC) de 16 canales para generar ondas senoidales puras de forma directa.

El conversor Analógico-Digital por aproximaciones sucesivas... es sencillo y barato de implementar y tiene un buen compromiso entre coste y velocidad . es el tipo de conversor más rápido que existe, realizando la conversión de forma casi instantánea mediante una red de comparadores en paralelo. requiere un tiempo de conversión que aumenta de forma exponencial con el número de bits, siendo ideal solo para resoluciones muy bajas. basa su funcionamiento en la integración de la señal de entrada durante un tiempo fijo para eliminar el ruido de alta frecuencia.

La condición de “Inicio” o “Start” dentro del protocolo en el bus I2C es... Una transición de "1" a "0" (caída) en la línea de datos (SDA) mientras la línea del reloj (SCL) esta a "1. Una transición de "0" a "1" (subida) en la línea de datos (SDA) mientras la línea del reloj (SCL) está a "1". Cualquier cambio de estado en la línea SDA mientras la línea de reloj SCL se encuentra en nivel bajo ("0"). Un pulso de nivel alto en la línea SCL de una duración superior a 10 microsegundos mientras SDA permanece en "0".

Un sensor de efecto Hall es sensible a... La variación respecto al tiempo de la intensidad del campo magnético transversal en un punto. La intensidad de la luz incidente que incide sobre una unión PN (jaja pene) de silicio. La deformación mecánica de un material piezoeléctrico al ser sometido a una presión externa. La diferencia de potencial generada por el gradiente térmico entre dos metales distintos.

En las transferencias de datos por DMA normalmente el trabajo de la CPU: Es mínimo ya que sólo tiene que programar el controlador de DMA con las características de la transferencia. Es mínimo, ya que el controlador de DMA detecta automáticamente las necesidades del sistema y gestiona la memoria de forma autónoma desde el arranque. Consiste en ejecutar una subrutina de interrupción por cada byte o palabra transferida para validar el movimiento de datos. Se duplica, ya que debe realizar la misma transferencia en paralelo para comparar los resultados con el controlador de DMA y evitar errores.

En un sistema computador con procesador I8086, ¿Cuál de las siguientes afirmaciones es cierta?. El procesador a través de un vector localiza la dirección de memoria en la que se encuentra la dirección de la rutina de servicio. La Tabla de Vectores de Interrupción (IVT) se encuentra alojada permanentemente en el segmento más alto de la memoria (direcciones 0xFFFF0 a 0xFFFFF). El vector de interrupción contiene directamente el código binario de las tres primeras instrucciones de la rutina de servicio para acelerar la ejecución. Cuando se recibe una interrupción externa por el pin INTR, el procesador extrae la dirección de la rutina de servicio directamente desde los registros internos AX y BX.

Cuando en el diseño de un sistema computador se utiliza un procesador que dispone de un sistema de interrupciones con múltiples líneas de petición de interrupción entonces. No es necesario utilizar un mecanismo de gestión de prioridades porque ya están definidas por el hardware. El software debe realizar obligatoriamente un ciclo de consulta de estados (polling) para determinar qué periférico ha solicitado el servicio. Se requiere la adición de un controlador de interrupciones externo para que el procesador sea capaz de distinguir cuál de las líneas se ha activado. El procesador tratará todas las peticiones con la misma prioridad, atendiendo siempre la última que haya llegado sin posibilidad de anidamiento.

¿Cuál de las siguientes afirmaciones respecto de la CPU del Microcontrolador 2560 es cierta?. El procesador es segmentado de 8 bits y arquitectura Harvard. Sigue una arquitectura Von Neumann clásica, donde el programa y los datos comparten el mismo bus y espacio de direccionamiento. Es un procesador de 16 bits sin segmentación que requiere un mínimo de cuatro ciclos de reloj para ejecutar la instrucción más simple. Carece de registros de propósito general, por lo que todas las operaciones aritméticas deben realizarse obligatoriamente sobre la memoria RAM.

El procesador ATmega2560 estudiado en clase contiene... cuatro canales serie RS232 full-duplex, con un tamaño de carácter de 5 a 9 bits. dos canales serie asíncronos fijos a 8 bits y un bus paralelo de 16 bits para periféricos externos. ocho canales de comunicación serie half-duplex que solo permiten transmisiones de 7 bits sin paridad. un único puerto serie universal (UART) que requiere obligatoriamente una señal de reloj externa para funcionar.

El parámetro IOH de un pin de salida del microcontrolador ATmega 2560 indica: Corriente máxima por el pin hacia el interior del microcontrolador cuando a la salida ponemos un “0” lógico para encender un LED. La tensión mínima que el microcontrolador garantiza en el pin para que la carga lo reconozca como un nivel alto ("1"). La corriente de fuga que atraviesa el pin cuando este se encuentra configurado como entrada de alta impedancia (Tri-state). La capacidad máxima de corriente que puede absorber el pin antes de que se active el mecanismo de protección térmica del chip.

El parámetro IOL de un pin de salida del microcontrolador ATmega 2560 indica: Corriente máxima que nos puede dar un pin de salida para encender un LED cuando en la salida ponemos un “1” lógico. La tensión máxima garantizada por el fabricante para que un nivel lógico sea interpretado como un "0" por el microcontrolador. El tiempo de retardo que tarda el pin en cambiar de estado lógico alto a bajo tras escribir en el registro PORTx. La corriente de fuga máxima que circula por el pin cuando este se encuentra en estado de alta impedancia (Tri-state).

En la evolución que ha experimentado el diseño de los buses de E/S en los sistemas computadores, podemos afirmar que la tendencia ha sido: Utilizar buses seriales asíncronos o síncronos, según distancia. Aumentar masivamente el número de líneas de datos en paralelo (hasta 256 bits) para evitar los problemas de desfase en cables largos. Eliminar los protocolos de arbitraje y control para que la CPU gestione directamente cada línea física de E/S de forma manual. Sustituir todas las comunicaciones síncronas por buses de estado sólido basados únicamente en niveles de tensión continua sin señal de reloj.

Los interfaces RS232 se pueden configurar para transmitir y recibir en serie datos de tamaño que va: Desde 8 (o 9) a 5 bits, enviando primero el menos significativo. Desde 5 a 8 bits, enviando siempre primero el bit más significativo (MSB) para facilitar el ordenamiento en memoria. Obligatoriamente en bloques fijos de 8 bits, ya que es la unidad mínima de información direccionable en la arquitectura AVR. En tamaños variables de 4 a 16 bits, dependiendo exclusivamente de la velocidad de baudios configurada en el registro UBRR.

Cuando un procesador accede a puertos que están mapeados en el espacio de entrada/salida, hará uso de: Sólo de instrucciones especiales de entrada/salida de tipo IN/OUT. Las mismas instrucciones que se utilizan para acceder a la memoria RAM (como MOV o LD), variando únicamente el rango de direcciones. Un ciclo de interrupción forzado para que el periférico tome el control del bus de direcciones durante la transferencia. Una línea de direccionamiento adicional llamada "Port-Enable" que desactiva físicamente la memoria caché del procesador.

Respecto al sistema de E/S en un procesador, ¿Cuál de las siguientes afirmaciones es verdadera?. En el procesador I8086 los puertos pueden ser mapeados como memoria (memory mapped I/O) o E/S. El procesador I8086 obliga a que todos los periféricos externos se mapeen exclusivamente en el espacio de memoria para simplificar el conjunto de instrucciones. El mapeo en E/S permite acceder a los periféricos usando cualquier instrucción aritmética, como ADD o SUB, directamente sobre el puerto. El mapeo como memoria es menos eficiente que el de E/S porque requiere el uso de registros de 32 bits para alcanzar las direcciones de los periféricos.

Si en un programa x86 tenemos la secuencia de las dos siguientes instrucciones: 1) MOV reg, dato 2) OUT puerto, reg ...entonces podríamos afirmar que el puerto está mapeado como: Entrada/Salida. Memoria (Memory Mapped I/O). Acceso Directo a Memoria (DMA). Mapeo Virtual de Pila.

En relación al sistema de E/S en sistemas computadores con procesador I8086, ¿cuál de las siguientes afirmaciones es cierta?. Los puertos de los controladores de E/S se encuentran mapeados en el espacio de E/S. El procesador I8086 carece de una señal física en su bus para diferenciar si una dirección pertenece a la memoria o al espacio de E/S. El espacio de direcciones de E/S del I8086 es de 1 Megabyte, igual que el espacio de memoria direccionable. Solo se pueden direccionar hasta 256 puertos de E/S utilizando el registro acumulador AX.

La transferencia de datos en paralelo: Siempre es más rápida, eficiente y barata. Siempre es más rápida y eficiente, pero mucho más cara. Originalmente se conseguía mas eficiencia en distancias cortas pero más recientemente, cuando el ancho de los datos es elevado se ha conseguido la transferencia serie tenga ventajas. Cuando el ancho de los datos es elevado (mas de 32 bits) la trasmisión serie se vuelve demasiado lenta y complicada frente a la trasmisión de los bits en paralelo, por lo que iende a usarse menos.

Una línea de un bus que es "open-collector": Necesita una resistencia de "pull-up" y funciona como una puerta lógica AND-implícita entre todos los dispositivos. Necesita que exista una resistencia de "pull-up" y se produce un "OR-implícito" entre todas las conexiones. Utiliza una resistencia de "pull-down" para forzar el estado de reposo y realiza una operación OR-implícita. No requiere de ningún tipo de resistencia, ya que los transistores internos de los dispositivos mantienen la línea en estado de alta impedancia.

Varios dispositivos con una salida tipo "open-collector": Pueden conectarse directamente entre sí (Wired-AND) usando una resistencia pull-up común, sin que existan problemas eléctricos de cortocircuito. No se pueden conectar directamente porque hay riesgo de cortocircuito si un dispositivo intenta poner un "1" y otro un "0". Pueden conectarse directamente entre ellos sin que se produzca ningún problema eléctrico, incluso sin resistencia de pull-up. Generan una señal de salida que es la suma analógica de los voltajes de cada dispositivo conectado.

Respecto a los protocolos de comunicación en buses, ¿cuál de las siguientes afirmaciones es cierta?. El protocolo síncrono permite mayor ancho de banda que el asíncrono. El protocolo asíncrono es más rápido porque no pierde ciclos de reloj en esperar a los dispositivos lentos. Un bus síncrono es ideal para distancias largas ya que la señal de reloj no sufre degradación ni desfase. En el protocolo asíncrono, el emisor y el receptor deben compartir físicamente la misma señal de reloj de alta precisión.

En las transferencias de datos por DMA haciendo uso del i8237, cuando la cantidad de datos a transferir es muy grande y el periférico necesita tiempo para recuperarse, el modo óptimo es: Modo ráfaga (Burst mode). Modo de ciclo robado (Cycle stealing). Modo de interrupción programada. Modo transparente.

En el microcontrolador ATmega 2560 la gestión de interrupciones está basada en: Una tabla de vectores de interrupción en la que cada entrada contiene una instrucción de salto (JMP) a la dirección de la rutina de servicio. Un único registro de causa que la CPU debe leer para determinar mediante software qué periférico ha interrumpido. Una pila circular que almacena las direcciones físicas de los periféricos que solicitan atención. Un sistema de consulta (polling) automático que el hardware realiza al final de cada ciclo de instrucción.

En relación a las características de los sistemas de E/S con un procesador tipo MIPS32 con varios modos de funcionamiento, se afirma que: Las interrupciones y excepciones siempre son tratadas por el procesador en modo kernel o supervisor. El usuario puede definir si una interrupción externa se ejecuta en modo usuario para ahorrar tiempo de cambio de contexto. Las excepciones solo se pueden tratar en modo kernel, mientras que las interrupciones externas se tratan en modo usuario. El procesador permanece en modo usuario durante la interrupción, pero inhabilita el acceso a la memoria RAM.

El sistema de interrupciones del ATmega 2560 utiliza vectores fijos preasignados (1-57) y se caracteriza porque: Los vectores más bajos son los más prioritarios. La prioridad es dinámica y puede ser reprogramada por el usuario en tiempo de ejecución. Los vectores con numeración impar tienen prioridad sobre los pares para evitar colisiones en el bus. El periférico que genera la interrupción más rápida (mayor frecuencia) sube automáticamente de posición en la tabla.

El sistema de interrupciones externo del microcontrolador ATmega 2560, permite un total de: 32 líneas de interrupción. 16 líneas de interrupción. 8 líneas de interrupción. 64 líneas de interrupción.

En un sistema computador con procesador I8086, ¿Cuál de las siguientes afirmaciones es cierta?. El procesador a través de un vector localiza la dirección de memoria en la que se encuentra la dirección de la rutina de servicio. El procesador recibe directamente el código de la rutina de servicio a través del bus de datos durante el ciclo de reconocimiento. Las direcciones de las rutinas de servicio están grabadas de forma inalterable en la ROM interna del procesador. El procesador ejecuta un salto relativo a la posición actual del program counter basado en el número de IRQ.

Si en la programación de un sistema de interrupciones basado en el controlador i8259 enviamos el byte: 01101000 como palabra ICW (Initialization Command Word) para configurar el vector base, podremos afirmar que: Estamos programando el controlador para que utilice el vector 0x68 para la línea IRQ0. Estamos deshabilitando todas las interrupciones de prioridad inferior a la IRQ3. El controlador pasará a modo "Polled" ignorando cualquier señal en los pines de IRQ. Se está configurando el modo de fin de interrupción automático (AEOI) para todas las líneas.

Una "subrutina de servicio de interrupción" (ISR) y una "función" o "método" estándar se diferencian fundamentalmente en: La instrucción de retorno. El uso de la pila (stack) para guardar variables. La capacidad de recibir parámetros por valor o por referencia. El lenguaje de programación en el que deben estar escritas.

¿Cuál de las siguientes afirmaciones respecto de la CPU del Microcontrolador ATmega 2560 es cierta?. El procesador es segmentado de 8 bits y arquitectura Harvard. Es un procesador de arquitectura Von Neumann con buses compartidos para optimizar el espacio de memoria. Utiliza una arquitectura CISC de 16 bits que requiere al menos 4 ciclos de reloj para la instrucción más simple. Es un procesador de 32 bits basado en tecnología RISC-V con una segmentación de cinco etapas.

En relación a las características de los sistemas de entrada/salida de un sistema computador dotado de un procesador similar al MIPS32 con varios modos de funcionamiento (kernel o supervisor, usuario, ...), se puede afirmar que: Las interrupciones y excepciones siempre son tratadas por el procesador en modo kernel o supervisor. El procesador permite que cualquier programa en modo usuario ejecute instrucciones de control de E/S para evitar la sobrecarga del sistema operativo. El acceso a los registros de los periféricos (mapeados en memoria) está restringido a direcciones que solo son accesibles en modo kernel. El procesador MIPS32 dispone de un espacio de direcciones de entrada/salida independiente de la memoria principal, accesible únicamente mediante instrucciones específicas de tipo IN y OUT.

Si para calcular el rendimiento de un computador en cálculo de aritmética en coma flotante se ejecuta un “benchmark” formado por 10 programas diferentes, entonces la mejor forma de combinar los MFLOPS de cada programa será mediante: Media armónica. Media aritmética. Media geométrica. Suma ponderada por el tamaño del ejecutable.

Si al ejecutar unos programas de prueba (benchmarks) se tienen los tiempos de ejecución normalizados de cada uno respecto de una máquina de referencia, la mejor medida resumen es: Media geométrica de los tiempos normalizados. Media aritmética. Media armónica. Mediana de los valores.

Cuando un computador obtiene una puntuación de 1010 en el benchmark SPECint2000, entendemos que: El computador es 1010 veces más rápido que la máquina base de los SPEC2000. El procesador es capaz de ejecutar exactamente 1010 millones de instrucciones de enteros por segundo. El sistema ha tardado 1010 milisegundos en completar la suite completa de programas de enteros. El compilador ha generado 1010 líneas de código optimizado para la arquitectura de 64 bits.

Para evaluar un computador destinado a la gestión de operaciones bancarias o grandes almacenes on-line, una buena medida sería: TPMC (Transacciones Por Minuto, Tipo C). MFLOPS, ya que el cálculo de intereses requiere aritmética de coma flotante. SPECfp, para evaluar la capacidad de respuesta del servidor ante picos de demanda. Latencia de acceso a memoria caché de nivel 1.

Para habilitar las interrupciones hardware de nivel 3 (rango 0...5) y las interrupciones globales en MIPS-32, el valor hexadecimal sería: 0x2001. 0x0801. 0x0101. 0x0401.

En la gestión de interrupciones/excepciones por el procesador MIPS-32, ¿cuál respuesta es falsa?. El registro de estado no sufre modificaciones, solo el EPC. El registro EPC guarda la dirección de la instrucción que causó la excepción o donde se debe reanudar el programa. El registro Cause indica el motivo técnico por el cual se ha producido la excepción. El procesador cambia automáticamente a modo Kernel al detectar una excepción.

En la fórmula clásica del tiempo de ejecución, ¿qué influencia tiene la tecnología del compilador?. Afecta tanto al recuento de instrucciones (IC) como al CPI medio del programa. Solo afecta al tiempo de ciclo de reloj (Tclk​), optimizando la frecuencia del procesador. Su única función es reducir el número total de instrucciones, sin impacto en los ciclos por instrucción. El compilador no influye en el rendimiento final, ya que este depende exclusivamente del diseño físico del hardware (datapath).

Un sistema de almacenamiento RAID 5 se caracteriza por: Ser más eficiente que RAID 4 porque distribuye la paridad entre todos los discos, mitigando el cuello de botella en escrituras. Duplicar todos los datos en un disco espejo (mirroring) para garantizar la máxima seguridad. Utilizar un único disco dedicado exclusivamente a la paridad, igual que el RAID 3. No permitir la recuperación de datos si falla más de un bit en el bloque de control.

Si el coste por MB en 1956 era de 10.000$ y hoy un disco de 1 TB cuesta 100$, el coste se ha dividido por: 100.000.000. 1.000.000. 10.000. 1.000.000.000. 999999999999999999999999998585858585858585505050505050505011111111111111.

El “Shingled Magnetic Recording” (SMR): Ajusta el ancho de pista a la dimensión de la cabeza de lectura y la precisión del servo de control, a pesar de que la cabeza de escritura se solapa con varias pistas contiguas. Utiliza un láser térmico para calentar el plato del disco justo antes de escribir, permitiendo usar granos magnéticos más pequeños. Elimina por completo el uso de pistas circulares, organizando los datos en una única espiral continua similar a un CD-ROM. Duplica la velocidad de rotación de los platos para permitir que la cabeza de escritura no afecte a las pistas adyacentes.

La geometría de un disco duro se refiere: Al número (y tamaño) de sectores, de pistas y de superficies magnéticas grabables en las que se distribuye y organiza la información. Exclusivamente a las dimensiones físicas del chasis (2.5" o 3.5") y la disposición de los tornillos de anclaje. Al diseño aerodinámico de las cabezas de lectura para evitar el contacto físico con el plato durante la rotación. Al tipo de algoritmo de búsqueda (como SCAN o C-LOOK) que utiliza el firmware para mover el brazo del disco.

La planificación de las transacciones por el bus USB 2.0 se realiza en: Microframes de 125 μs. Tramas síncronas de 1ms. Ciclos de ráfaga de 10ns gestionados por el DMA. Intervalos variables que dependen únicamente de la prioridad del dispositivo conectado.

Cuando hablamos del "bit stuffing" respecto de un bus USB nos estamos refiriendo a: Una técnica para evitar la desincronización de los relojes del emisor y el receptor. Un método de compresión de datos para aumentar la tasa de transferencia efectiva. La inserción de bits de paridad al final de cada paquete para corregir errores de suma. Una técnica para rellenar los paquetes y que alcancen siempre un tamaño de 64 bytes.

Cuando un dispositivo USB es del tipo “bus powered” nos referimos a: Un dispositivo que toma la alimentación del bus hasta un máximo de 500 mA. Un periférico que actúa como cargador de baterías para el ordenador central (Host). Un dispositivo que requiere obligatoriamente una fuente de alimentación externa para funcionar. Un puerto que solo permite la transferencia de datos pero no de energía eléctrica.

En relación a la velocidad de transmisión de un bus USB 3.0 podemos afirmar que: Alcanza velocidades cercanas a 5 Gbps. Se mantiene en los 480 Mbps pero mejora la latencia de respuesta. Requiere el uso de cables de fibra óptica para alcanzar velocidades de 1 Gbps. Es inferior a la del USB 2.0 para garantizar la compatibilidad con dispositivos antiguos.

Cuando comparamos las pantallas táctiles resistivas frente a las capacitivas, podemos afirmar que: Las resistivas admiten cualquier tipo de puntero o estilete y necesitan de una operación de calibrado. Las capacitivas son mucho más baratas de fabricar pero menos precisas. Solo las pantallas resistivas permiten el uso de gestos multitáctiles complejos. Las pantallas capacitivas funcionan mediante la presión mecánica de dos capas conductoras.

La “Regla” del “número de nueves”: Es una regla práctica para referirnos a la disponibilidad (“Availability”) de un sistema o servicio. Indica la cantidad de sectores de repuesto que tiene un disco duro en su zona de servicio. Determina el número máximo de bits erróneos que un código ECC puede corregir. Se refiere al número de veces que se puede reescribir una celda de memoria Flash.

Para mejorar la Disponibilidad (“Availability”) de un sistema computador: Podemos aumentar el MTTF y/o reducir el MTTR. Podemos aumentar el MTTF y el MTTR. Podemos reducir el MTTF y/o aumentar el MTTR. Podemos reducir el MTTF y el MTTR.

En el bus PCI la señal FRAME#: Es activada por el maestro para indicar el comienzo de una transferencia y la desactiva anticipadamente para indicar que va a terminar. Es una señal de reloj que sincroniza todos los dispositivos a 33 o 66 MHz. Indica que el esclavo (target) ha reconocido su dirección y está listo. Se utiliza para resetear el bus cuando se detecta una colisión de datos.

En el bus PCI la señal IRDY#: Es activada por el maestro; en lectura indica que está listo para aceptar datos y en escritura que hay un dato válido en el bus. Es activada por el esclavo para indicar que los datos solicitados ya están disponibles en el bus. Sirve para solicitar una interrupción de alta prioridad al procesador. Es la señal que otorga el control del bus tras un proceso de arbitraje.

En la memoria M24C01 usada en la práctica, la secuencia siguiente… START, EBIT1, EBIT0, EBIT1, EBIT0, EBIT0, EBIT0, EBIT0, RBIT(valor=0), EBIT0, EBIT0, EBIT1, EBIT1, EBIT0, EBIT0, EBIT1, EBIT1, RBIT(valor=0), EBIT0, EBIT1, EBIT0, EBIT1, EBIT0, EBIT1, EBIT0, EBIT1, RBIT(valor=0), STOP. No es una secuencia correcta y no se almacenará nada porque se ha direccionado en modo lectura. Se realiza una escritura en bloque (Page Write) de dos bytes empezando en la dirección 0x00. El dispositivo almacena el valor 0x55 en la dirección 0x33. Se produce un error de colisión de bus al intentar escribir en una memoria protegida contra escritura.

En la memoria M24C01 usada en la práctica, la secuencia siguiente… START, EBIT1, EBIT0, EBIT1, EBIT0, EBIT0, EBIT0, EBIT0, EBIT1, RBIT(valor=0), EBIT0, EBIT0, EBIT1, EBIT1, EBIT0, EBIT0, EBIT1, EBIT1, RBIT(valor=0), EBIT0, EBIT1, EBIT0, EBIT1, EBIT0, EBIT1, EBIT0, EBIT1, RBIT(valor=0), STOP. Almacena en la dirección 0x55 el valor 0x33 y termina. Lee el dato almacenado en la dirección 0x33 y lo muestra en el bus serie. No almacena nada porque el bit de selección de dispositivo (Device Address) no se corresponde con la M24C01. Borra el contenido de la memoria debido a que se ha enviado una secuencia de inicialización de fábrica.

En la memoria M24C01 usada en la práctica, la secuencia siguiente… START, EBIT1, EBIT0, EBIT1, EBIT0, EBIT0, EBIT0, EBIT0, EBIT1, RBIT(valor=1), EBIT0, EBIT0, EBIT1, EBIT1, EBIT0, EBIT0, EBIT1, EBIT1, RBIT(valor=1), EBIT0, EBIT1, EBIT0, EBIT1, EBIT0, EBIT1, EBIT0, EBIT1, RBIT(valor=1), STOP. No está disponible ya que el acknowledge está a cero por lo que no se almacenará la información. Es una secuencia de lectura aleatoria que devuelve el valor hexadecimal 0xFF. Fuerza a la memoria a entrar en modo de bajo consumo (Standby) hasta el próximo flanco de subida en SCL. Permite la escritura inmediata sin necesidad de comprobar el estado de ocupación interno de la memoria.

En la codificación utilizada en un código de barras EAN-13 ¿Cuál de las siguientes afirmaciones es cierta?. Los dígitos se codifican con 4 barras, negras y blancas de forma alterna, y pueden empezar por color blanco o negro dependiendo de su posición en el código. Todos los dígitos del código se representan mediante el mismo patrón de barras, independientemente de si están a la izquierda o derecha del separador central. El código utiliza un sistema de detección de errores basado exclusivamente en un bit de paridad al final de cada número. El grosor de las barras es constante, variando únicamente la distancia entre ellas para representar los diferentes valores.

En relación a los teclados dotados de una membrana con cúpulas en las posiciones de las teclas podemos afirmar que: Todas las anteriores son falsas. Utilizan sensores de efecto Hall debajo de cada cúpula para detectar la presión sin contacto físico. Son inmunes al efecto de rebote (bouncing) debido a la elasticidad natural del polímero de la cúpula. Requieren un sistema de iluminación LED individual para que la membrana sea conductora.

Si al tocar una pantalla aparecen luminiscencias alrededor del punto de contacto, entonces es altamente probable que estemos ante una pantalla de tipo: TN. IPS. OLED. AMOLED.

Respecto del bolígrafo digital con tecnología Anoto, ¿cuál de las siguientes afirmaciones es cierta?. El papel ha de ser tratado previamente para dotarlo de un patrón de puntos impreso. El bolígrafo utiliza un emisor de ultrasonidos para triangular su posición respecto a la pantalla del ordenador. La punta del bolígrafo contiene una pequeña cantidad de tinta magnética que es detectada por una rejilla bajo el papel. Solo funciona sobre superficies conductoras conectadas a tierra mediante un cable USB.

El óxido de indio-estaño (ITO) se utiliza para: Es un conductor transparente con el que se construye los electrodos a través de los que se aplica una tensión alterna (30-60 Hz) al cristal líquido para controlar su funcionamiento. Actuar como un filtro polarizador que impide que los rayos UV dañen el cristal líquido. Crear una capa adhesiva que mantiene unidos los filtros de color a la placa de retroiluminación. Generar luz propia mediante electroluminiscencia cuando se le aplica una corriente continua de alta intensidad.

En el microcontrolador ATmega 2560, la corriente nominal de cada pin de E/S es: 20mA. 40mA. 100mA. 500mA. 3.

En el método denominado Path-Based Bound Calculation para calcular el WCET (Worst-Case Execution Time): Se determina los límites para las distintas rutas eligiendo las de mayor coste. Se realiza una media aritmética de todos los posibles tiempos de ejecución bajo condiciones de temperatura extremas. Se asume que todas las instrucciones del procesador tardan siempre un único ciclo de reloj para simplificar el cálculo. Se ejecuta el código en un simulador y se añade un margen de error del 50% al valor obtenido.

RÁPIDO CUANTO ES 1 + 1. 2. 3. 9/11. 67. ENRIQUE.