Calcolatori Elettronici e Sistemi Operativi

007.01. Le reti combinatorie sono delle reti: Sincronizzate. Nessuna delle altre opzioni. Asincrone. A volte sincronizzate e a volte asincrone.

007.02. Una variabile logica si resetta quando: Transisce da 1 a 0. Resta sempre a 0. Nessuna delle altre opzioni. Transisce da 0 a 1.

007.03. Da punto di vista funzionale, una rete logica è caratterizzata da: Stati Interni e Stati di uscita. Stati di Ingresso e stati di uscita. Stati di ingresso, stati di uscita e una legge di evoluzione nel tempo. Stati di Ingresso e stati Interni.

007.04. Quale delle seguenti affermazioni e' vera?. Da punto di vista funzionale, una rete logica è caratterizzata da stati di ingresso e stati interni. Da punto di vista funzionale, una rete logica è caratterizzata da stati di ingresso, stati di uscita e una legge di evoluzione nel tempo. Da punto di vista funzionale, una rete logica è caratterizzata da stati di ingresso e una legge di evoluzione nel tempo. Da punto di vista funzionale, una rete logica è caratterizzata da stati di interni e stati di uscita.

008.01. La descrizione funzionale e la legge di evoluzione nel tempo di una rete combinatoria: Nessuna delle altre opzioni. Sono la stessa cosa. Potrebbero non esserci. Non servono a niente.

008.02. Cosa è una rete combinatoria?. Una rete il cui stato di uscita dipende dallo stato interno. Una rete il cui stato di uscita dipende dallo stato di ingresso e dello stato interno. Una rete il cui stato di uscita dipende solo dallo stato di ingresso. Una rete il cui stato di uscita è indipendente dallo stato di ingresso.

008.03. Una rete combinatoria si dice a regime: Quando l'uscita è stabile a fronte di un ingresso stabile. Quando l'uscita non cambia. Quando l'ingresso non cambia. Quando oscilla.

008.04. Gli stati di ingresso di una rete combinatoria: Possono cambiare solo dopo che la rete è a regime. Possono cambiare in qualsiasi momento. Possono cambiare solo dopo 20ms. Non possono cambiare.

009.01. Le porte logiche AND e OR: Possono solo avere un numero di ingressi multiplo di 2. Hanno solo due ingressi. Si ragruppano a due a due. Nessuna delle altre opzioni.

009.02. I generatori di costanti sono reti a: Un Ingresso. Nessuna delle altre opzioni. Due Ingressi. Zero Ingressi.

009.03. Quale delle seguenti opzioni non e' una rete combinatoria a un ingresso?. Porta NAND. Generatore di costanti. Elemento neutro. Inverter.

010.01. L'immagine in figura mostra la sintesi circuitale di un: Decoder. Nessuna delle altre opzioni. Demultiplexer. Multiplexer.

010.02. L'immagine in figura mostra la sintesi circuitale di un: Decoder. Demultiplexed. Nessuna delle altre opzioni. Multiplexer.

010.03. L'immagine in figura mostra la sintesi circuitale di un: Decoder. Decoder con enabler. Demultiplexer. Nessuna delle altre opzioni.

011.01. Cosa significa sintesi in forma SP in forma canonica?. L'uscita della rete combinatoria è ottenuta come somma di prodotti e ogni prodotto contiene tutti gli ingressi diretti o negati. L'uscita della rete combinatoria è ottenuta come somma di prodotti e ogni somma contiene tutti gli ingressi diretti o negati. L'uscita della rete combinatoria è ottenuta come somma di prodotti e ogni somma contiene tutti gli ingressi. L'uscita della rete combinatoria è ottenuta come somma di prodotti e ogni prodotto contiene tutti gli ingressi.

011.02. Esiste differenza fra mintermini, implicanti e implicanti principali?. No, non ci sono differenze. Si, ma non significative. Si, le differenze sono sostanziali. Si, ma le differenze sono impercettibili.

011.03. A cosa servono le mappe di Karnaugh?. Servono per rappresentare le leggi combinatorie e per la sintesi di reti combinatorie. Servono per rappresentare le leggi combinatorie e solo per la sintesi di reti combinatorie solo a porte AND. Servono per rappresentare le leggi combinatorie e solo per la sintesi di reti combinatorie solo a porte OR. Non sono presenti nel programma del corso.

012.01. E' possibile realizzare una porta NOT con le porte universali?. No. Nessuna delle altre opzioni. Si, solo con le porte NAND. Si, solo con le porte NOR.

012.02. Perché le porte NAND e NOR sono dette universali?. Perché ogni porta logica può essere fatta usando esclusivamente porte NAND. Nessuna delle altre opzioni. Perché ogni porta logica può essere fatta usando esclusivamente porte NOR. Perché ogni porta logica può essere fatta usando esclusivamente porte NAND (o usando esclusivamente porte NOR).

012.03. Nella sintesi a porte NOR di una rete combinatoria: Ci vuole già una base di sintesi a porte NOR. Si suppone di avere una rete logica combinatoria già sintetizzata come Somma di Prodotti. Non si suppone nulla. Si suppone di avere una rete logica combinatoria già sintetizzata come Prodotto di Somme.

012.04. Nella sintesi a porte NAND di una rete combinatoria: Si suppone di avere una rete logica combinatoria già sintetizzata come Prodotto di Somme. Si suppone di avere una rete logica combinatoria già sintetizzata come Somma di Prodotti. Ci vuole già una base di sintesi a porte NAND. Non si suppone nulla.

013.01. Quali sono le differenza fra le reti sequenziali asincrone e le reti combinatorie?. Nessuna delle altre opzioni. Nessuna, entrambe hanno degli elementi di memoria per marcare lo stato interno. Nessuna, in entrambi lo stato di uscita dipende dallo stato di ingresso. Nelle reti sequenziali asincrone esitono elementi di memoria per marcare gli stati interni, nelle reti combinatorie no.

013.02. Quale è la corretta descrizione a parole del Flip-Flop SR?. Il FF-SR si comporta nel seguente modo: - se la variabile s è alta (vale 1) e la variabile r è bassa (vale 0), l'uscita viene posta al livello basso (reset), - se la variabile s è bassa e la variabile r è alta, l'uscita viene posta al livello alto (set); - se entrambi gli ingressi sono bassi, l'uscita mantiene il valore precedente. Il comportamento della rete non è definito se entrambi gli ingressi sono alti. Il FF-SR si comporta nel seguente modo: - se la variabile s è bassa (vale 0) e la variabile r è bassa (vale 0), l'uscita viene posta al livello alto (set), - se la variabile s è bassa e la variabile r è alta, l'uscita viene posta al livello basso (reset); - se entrambi gli ingressi sono bassi, l'uscita mantiene il valore precedente. Il comportamento della rete non è definito se entrambi gli ingressi sono alti. Il FF-SR si comporta nel seguente modo: - se la variabile s è alta (vale 1) e la variabile r è bassa (vale 0), l'uscita viene posta al livello alto (set), - se la variabile s è bassa e la variabile r è alta, l'uscita viene posta al livello basso (reset); - se entrambi gli ingressi sono bassi, l'uscita mantiene il valore precedente. Il comportamento della rete non è definito se entrambi gli ingressi sono alti. Il FF-SR si comporta nel seguente modo: - se la variabile s è alta (vale 1) e la variabile r è alta (vale 1), l'uscita viene posta al livello alto (set), - se la variabile s è bassa e la variabile r è alta, l'uscita viene posta al livello basso (reset); - se entrambi gli ingressi sono bassi, l'uscita mantiene il valore precedente. Il comportamento della rete non è definito se entrambi gli ingressi sono alti.

013.03. Una rete sequenziale asincrona viene pilotata in maniera fondamentale se: Se gli stati di ingresso successivi sono adiacenti. Il nuovo stato di ingresso viene fornito dopo 20 ms. Se lo stato interno viene aggiornato dopo 20 ms. Nessuna delle altre opzioni.

013.04. Cosa è una rete sequenziale asincrona?. E' una rete sempre in evoluzione il cui stato di uscita dipende dallo stato di ingresso. E' una rete sempre in evoluzione il cui stato interno dipende dall'uscita precedente. E' una rete sempre in evoluzione il cui stato di ingresso dipende dallo stato interno. E' una rete sempre in evoluzione il cui stato di uscita dipende dallo stao interno marcato e dallo stato di ingresso.

014.01. Il modello strutturale per la sintesi di reti sequenziali asincrone prevede: La presenza di: i) rete combinatoria A per la generazione dello stato interno successivo, ii) una seconda rete combinatoria B per generale lo stato di uscita in base allo stato interno attuale. La presenza di: i) una rete combinatoria A per la generazione dello stato interno successivo, ii) un meccanismo di retroazione per riportare lo stato interno attuale in ingresso alla rete A, iii) una seconda rete combinatoria B per generale lo stato di uscita in base allo stato interno attuale. La presenza di: i) una rete combinatoria A per la generazione dello stato interno successivo, ii) un elemento di ritardo, iii) una seconda rete combinatoria B per generale lo stato di uscita in base allo stato interno attuale. La presenza di: i) una rete combinatoria A per la generazione dello stato interno successivo, ii) un elemento di ritardo, iii) un meccanismo di retroazione per riportare lo stato interno attuale in ingresso alla rete A, iv) una seconda rete combinatoria B per generale lo stato di uscita in base allo stato interno attuale.

014.02. Quando una tabella di flusso si dice normale?. Quando partendo da ogni stato interno al variare dell'ingresso, o si rimante in tale stato, oppure si va a finire in un nuovo stato stabile. Nessuna delle altre opzioni. Quando partendo da ogni stato interno stabile, al variare dell'ingresso, o si rimante in tale stato, oppure si va a finire in un nuovo stato. Quando partendo da ogni stato interno stabile, al variare dell'ingresso, o si rimante in tale stato, oppure si va a finire in un nuovo stato stabile.

014.03. Quando una rete sequenziale asincrona è priva di alee essenziali?. Si analizza la tabella di flusso che deve essere normale. Se partendo da uno stato stabile e variando di un bit lo stato di ingresso, si finisce in uno stato stabile X, e tale stato stabile X è lo stesso nel quale si finisce variando un'altra volta lo stesso bit di ingresso. Si analizza la tabella di flusso che deve essere normale. Se partendo da uno stato stabile e variando di un bit lo stato di ingresso, si finisce in uno stato stabile X, e tale stato stabile X è diverso da quello in cui si finisce variando altre due volte lo stesso bit di ingresso. Si analizza la tabella di flusso che deve essere normale. Se partendo da uno stato stabile e variando di un bit lo stato di ingresso, si finisce in uno stato stabile X, e tale stato stabile X è lo stesso nel quale si finisce variando altre due volte lo stesso bit di ingresso. Nessuna delle altre opzioni.

014.04. Quando si deve utilizzare una stato ponte nella sintesi di reti sequenziali asincrone?. Quando non bastano i bit per le codifiche degli stati interni. Quando ci sono pochi stati interni. Quando esistono delle transizioni fra stati interni identificati le cui codifiche non sono adiacenti. Nessuna delle altre opzioni.

015.01. Quanti stati interni si utilizzano nella sintesi di un flip-flop SR commerciale?. 2. 1. 4. 3.

015.02. Quale è la corretta descrizione a parole del Flip-Flop D-Latch?. Il flip flop D-latch è dotato di due ingressi (p e d) ed una uscita q. - Memorizza il valore dello stato di ingresso d (quindi, memorizza un bit) sul fronte in salita di p (trasparenza). - Quando p vale 0, invece, è in conservazione, cioè mantiene in uscita (memorizza) l'ultimo valore che d ha assunto. - Quindi, il FF D-latch una rete che può trovarsi in due stati, uno nel quale ha memorizzato il valore 0 ed uno nel quale ha memorizzato il valore 1. Il flip flop D-latch è dotato di due ingressi (p e d) ed una uscita q. - Memorizza il valore dello stato di ingresso d (quindi, memorizza un bit) quando l'ingresso p vale 0 (trasparenza). - Quando p vale 1, invece, è in conservazione, cioè mantiene in uscita (memorizza) l'ultimo valore che d ha assunto. - Quindi, il FF D-latch una rete che può trovarsi in due stati, uno nel quale ha memorizzato il valore 0 ed uno nel quale ha memorizzato il valore 1. Il flip flop D-latch è dotato di due ingressi (p e d) ed una uscita q. - Memorizza il valore dello stato di ingresso d (quindi, memorizza un bit) sul fronte in discesa di p (trasparenza). - Quando p vale 1, invece, è in conservazione, cioè mantiene in uscita (memorizza) l'ultimo valore che d ha assunto. - Quindi, il FF D-latch una rete che può trovarsi in due stati, uno nel quale ha memorizzato il valore 0 ed uno nel quale ha memorizzato il valore 1. Il flip flop D-latch è dotato di due ingressi (p e d) ed una uscita q. - Memorizza il valore dello stato di ingresso d (quindi, memorizza un bit) quando l'ingresso p vale 1 (trasparenza). - Quando p vale 0, invece, è in conservazione, cioè mantiene in uscita (memorizza) l'ultimo valore che d ha assunto. - Quindi, il FF D-latch una rete che può trovarsi in due stati, uno nel quale ha memorizzato il valore 0 ed uno nel quale ha memorizzato il valore 1.

015.03. Si possono eliminare i ritardi di marcatura per gli stati interni nella sintesi a porte NAND di un flip-flop SR commerciale?. Si, perché basta il ritardo introdotto dalle porte NAND. Nessuna delle altre opzioni. Si, perché basta il ritardo introdotto dalle porte NOT. No, è necessario inserire un livello di logica di ritardo.

016.01. Quale è la corretta descrizione a parole del Flip-Flop D-positive edge triggered?. Nessuna delle altre opzioni. Flip-Flop D-positive edge triggered è dotato di due ingressi (p e d) ed una uscita q. - E' sensibile a d soltanto a cavallo del fronte in salita di p, per un tempo breve. - L'ingresso d viene campionato sul fronte di salita di p. - Per tutto il (breve) tempo in cui il Flip-Flop D-positive edge triggered è sensibile alla variabile di ingresso d, la variabile di uscita q è disconnessa dall'ingresso. - L'uscita q viene adeguata al valore campionato di d dopo che la rete ha smesso di essere sensibile al valore di d. Flip-Flop D-positive edge triggered è dotato di due ingressi (p e d) ed una uscita q. - E' sensibile a d soltanto a cavallo del fronte in salita di p, per un tempo breve. - L'ingresso d viene campionato sul fronte di salita di p. - Per tutto il (breve) tempo in cui il Flip-Flop D-positive edge triggered è sensibile alla variabile di ingresso d, la variabile di uscita q è in corto circuito con l'ingresso d. - L'uscita q viene adeguata al valore campionato di d mentre la rete è sensibile al valore di d. Flip-Flop D-positive edge triggered è dotato di due ingressi (p e d) ed una uscita q. - E' sensibile a d soltanto a cavallo del fronte di cambio di p, per un tempo breve. - L'ingresso d viene campionato sul fronte di cambio di p. - Per tutto il (breve) tempo in cui il Flip-Flop D-positive edge triggered è sensibile alla variabile di ingresso d, la variabile di uscita q è disconnessa dall'ingresso. - L'uscita q viene adeguata al valore campionato di d dopo che la rete ha smesso di essere sensibile al valore di d.

016.02. Quale è il principale problema legato al fatto che il FF D-latch è trasparente quando l'ingresso p è a 1?. Non si può memorizzare in un FF D-Latch niente che sia funzione dell'ingresso p. Nessuna delle altre opzioni. Nessuno. Non si può memorizzare in un FF D-Latch niente che sia funzione dell'uscita q.

016.03. Quali sono i vantaggi sella sintesi per reti sequenziali asincrone con modello strutturale con Flip-Flop SR?. Permette di utilizzare meno stati di interni per risolvere lo stesso problema. Nessuna delle altre opzioni. Potrebbe non essere necessario inserire elementi di ritardo per la propagazione del nuovo stato interno e spesso il costo della sintesi finale risulta inferiore al modello classico con elementi di ritardo. Nessuno, è solo una modalità diversa per marcare gli stati interni.

016.04. Cosa si intende per modello strutturale con Flip-flop SR per la sintersi di reti sequenziali asincrone?. Si tratta di un modello in cui si utilizzano i flip-flop SR come supporto agli stati di uscita. Si tratta di un modello in cui si utilizzano i flip-flop SR come elemento di ritardo. Si tratta di un modello in cui si utilizzano i flip-flop SR come supporto agli stati di ingresso. Nessuna delle altre opzioni.

017.01. I piedini di una memoria RAM statica sono: Indirizzi (in ingresso), Dati (bidirezionali), Selezione del Banco (in ingresso), Selezione per la lettura (in ingresso), Selezione per la Scrittura (in ingresso). Indirizzi (bidirezionali), Dati (bidirezionali), Selezione del Banco (in ingresso), Selezione per la lettura (in ingresso), Selezione per la Scrittura (in ingresso). Indirizzi (in ingresso), Dati (in uscita), Selezione del Banco (in ingresso), Selezione per la lettura (in ingresso), Selezione per la Scrittura (in ingresso). Indirizzi (in ingresso), Dati (bidirezionali), Selezione del Banco (in ingresso), Selezione per la lettura (in uscita) Selezione per la Scrittura (in ingresso).

017.02. Le memorie RAM statiche sono: Nessuna delle altre opzioni. Matrici di Flip-flop D-Positive Edge Triggered. Matrici di condensatori. Matrici di Flip-Flop SR.

017.03. Le memorie RAM statiche sono: Reti sequenziali sincronizzate. Reti sequenziali asincone con il segnale di clock. Reti sequenziali asincrone. Reti combinatorie.

017.04. Le memorie ROM sono: Reti sequenziali sincronizzate. Reti sequenziali asincone con il segnale di clock. Reti combinatorie. Reti sequenziali asincrone.

017.05. Le memorie ROM sono: Reti sequenziali asincone con il segnale di clock. Nessuna delle precedenti. Reti sequenziali asincrone. Reti sequenziali sincronizzate.

018.01. Che cosa è un registro?. Una collezione di flip-flop D Latch in cui tutti gli ingressi p sono collegati ad un segnale clock, quindi una rete sequenziale sincronizzata. Una collezione di flip-flop D Latch, quindi una rete sequenziale asincrona. Una collezione di flip-flop D positive edge triggered, quindi una rete sequenziale asincrona. Nessuna delle altre opzioni.

018.02. Indicare quali sono le corrette regole di pilotaggio dei registri: Nessuna delle altre opzioni. Dato che i registri sono reti sequenziali sincronizzate non esistono regole di pilotaggio. Stati di ingresso successivi devono essere adiacenti (non possono variare per più di un bit). Gli stati di ingresso si devono mantenere stabili intorno al fronte di salita del clock, per un tempo Tsetup prima e Thold dopo.

018.03. Il fatto che due stati di ingresso ai registri, presentati su istanti di clock (fronti di salita) consecutivi, siano identici, adiacenti o non adiacenti non riveste alcuna importanza. Nessuna delle altre opzioni. E' vero solo se il registro è pilotato da una rete combinatoria a regime. E' falso. E' sempre vero.

018.04. Indicare quale delle seguenti descrizioni è quella corretta. Una rete sequenziale sincronizzata è, in prima approssimazione, una collezione di registri e di reti combinatorie, montati in qualunque modo. Ci possono essere anelli di reti combinatorie ma i registri devono avere tutti lo stesso clock. Ci possono essere anche anelli che abbiano registri al loro interno, in quanto questo non crea alcun problema. Nessuna delle altre opzioni. Una rete sequenziale sincronizzata è, in prima approssimazione, una collezione di registri e di reti sequenziali asincrone, montati in qualunque modo. E' fondamentale che non ci siano anelli di reti combinatorie (che invece darebbero vita ad una rete sequenziale asincrona), e che i registri abbiano tutti lo stesso clock. Ci possono essere senza alcun problema, invece, anelli che abbiano registri al loro interno, in quanto questo non crea alcun problema. Una rete sequenziale sincronizzata è, in prima approssimazione, una collezione di registri e di reti combinatorie, montati in qualunque modo. E' fondamentale che non ci siano anelli di reti combinatorie (che invece darebbero vita ad una rete sequenziale asincrona), e che i registri abbiano tutti lo stesso clock. Ci possono essere senza alcun problema, invece, anelli che abbiano registri al loro interno, in quanto questo non crea alcun problema.

019.01. Le specifiche di un registro contatore debbono quindi includere: La base b in cui il numero verrà espresso e il numero N delle sue cifre. La base b in cui il numero verrà espresso, il numero N delle sue cifre e il suo tipo (numero naturale o numero intero con o senza virgola ). La base b in cui il numero verrà espresso, il numero N delle sue cifre, Il numero di bit su cui rappresentare il valore che viene incrementato o decrementato e il suo tipo (numero naturale o numero intero con o senza virgola ). Il numero di bit su cui rappresentare il valore che viene incrementato o decrementato.

019.02. L'immagine in figura mostra la sintesi circuitale di: Un multiplexer. Un demultiplexer. Un registro funzionale. Nessuna delle altre opzioni.

019.03. Che cosa è un registro contatore?. Un registro contatore è una rete sequenziale sincronizzata il cui stato di uscita può essere interpretato come un numero che viene: - incrementato (contatore up) o - decrementato (contatore down) o - incrementato o decrementato in dipendenza del valore di un'opportuna variabile di comando (contatore up/down ). Un registro contatore è una rete sequenziale asincrona il cui stato di uscita può essere interpretato come un numero che, quando cambia l'ingresso viene: - incrementato (contatore up) o - decrementato (contatore down) o - incrementato o decrementato in dipendenza del valore di un'opportuna variabile di comando (contatore up/down ). Un registro contatore è una rete sequenziale sincronizzata il cui stato di uscita può essere interpretato come un numero che, all'arrivo di ogni segnale di sincronizzazione viene: - incrementato (contatore up) o - decrementato (contatore down) o - incrementato o decrementato in dipendenza del valore di un'opportuna variabile di comando (contatore up/down ). Nessuna delle altre opzioni.

019.04. L'immagine in figura mostra la sintesi circuitale di: Un decoder. Un demultiplexer. Nessuna delle altre opzioni. Un multiplexer.

020.01. L'immagine in figura mostra il modello strutturale di: Una rete sequenziale asincrona con elementi di ritardo. Una rete sequenziale sincronizzata di Mealy. Una rete sequenziale asincrona di Mealy Ritardato. Nessuna delle altre opzioni.

020.02. Nelle reti sequenziali sincronizzate: Nessuna delle altre opzioni. Non ci sono alee essenziali, né problemi di corse critiche. Stati interni consecutivi possono essere arbitrariamente distanti. Ci possono essere alee essenziali, ma non problemi di corse critiche. Stati interni consecutivi possono essere arbitrariamente distanti. Non ci sono alee essenziali, né problemi di corse critiche. Stati interni consecutivi devono essere adiacenti.

020.03. L'immagine mostrata è il modello strutturale di: Nessuna delle altre opzioni. Una rete sequenziale sincronizzata di Mealy. Una rete sequenziale asincrona con elementi di ritardo. Una rete sequenziale asincrona di Moore.

020.04. L'immagine mostrata è il modello strutturale di: Nessuna delle altre opzioni. Una rete sequenziale sincronizzata di Mealy. Una rete sequenziale asincrona con elementi di ritardo. Una rete sequenziale asincrona di Moore.

021.01. Che tipo di circuito logico è il processore?. Una rete sequenziale asincrona complessa. Una rete sequenziale sincronizzata complessa. Nessuna delle altre opzioni. Una rete combinatoria complessa.

021.02. Una rete sequenziale sincronizzata complessa si può scomporre in: Parte Operativa e Parte Istruttiva. Parte Operativa e Parte Controllo. Parte Operativa e Parte Esecutiva. Parte Esecutiva e Parte Controllo.

021.03. Nelle reti sequenziali sincronizzate complesse le miscro istruzioni: In un linguaggio di trasferimento fra registri sono assegnamenti al registro di stato. In un linguaggio Assembly fra registri sono assegnamenti a registri operativi. In un linguaggio di trasferimento fra registri sono assegnamenti a registri operativi. In un linguaggio Assembly fra registri sono assegnamenti al registro di stato.

021.04. Nelle reti sequenziali sincronizzate complesse i micro salti: In un linguaggio di trasferimento fra registri sono assegnamenti al registro di stato. In un linguaggio di trasferimento fra registri sono assegnamenti a registri operativi. In un linguaggio Assembly fra registri sono assegnamenti al registro di stato. In un linguaggio Assembly fra registri sono assegnamenti a registri operativi.

021.05. Una rete sequenziale sincronizzata complessa si può scomporre in: Nessuna delle altre opzioni. Parte Operativa e Parte Esecutiva. Parte Operativa e Parte Istruttiva. Parte Esecutiva e Parte Controllo.

022.01. Come si possono rappresentare i numeri interi all'interno della ALU?. Nessuna delle altre opzioni. In virgola mobile. Modulo e segno, Complemento a due. In base due.

022.02. Identificare l'affermazione corretta relativa al linguaggio Assembly: I programmi vengono compilati molto velocemente. Essendo a basso livello garantisce un elevato livello di portabilità. Nessuna delle altre opzioni. Consente di passare facilmente il codice da un processore ad un altro basta che si usi lo stesso sistema operativo.

022.03. Identificare l'affermazione corretta: La ALU è in grado di eseguire operazioni logiche (AND, OR, NOT, etc.) ed operazioni aritmetiche, interpretando le stringhe di bit che maneggia come numeri reali in base 2, o come numeri irrazionali rappresentati in complemento a 2. La ALU esegue operazioni sui numeri reali (o, per essere precisi, su un sottoinsieme di numeri razionali, visto che su un calcolatore si possono rappresentare soltanto numeri con un numero finito di cifre, che sono appunto razionali). La FPU è in grado di eseguire operazioni logiche (AND, OR, NOT, etc.) ed operazioni aritmetiche, interpretando le stringhe di bit che maneggia come numeri naturali in base 2, o come numeri interi rappresentati in complemento a 2. La ALU è in grado di eseguire operazioni logiche (AND, OR, NOT, etc.) ed operazioni aritmetiche, interpretando le stringhe di bit che maneggia come numeri naturali in base 2, o come numeri interi rappresentati in complemento a 2.

022.04. Identificare l'affermazione corretta: Nessuna delle altre opzioni. Nella programmazione in Assembly, il programmatore deve specificare solo quali sono le istruzioni che devono essere eseguite dalla ALU. Nella programmazione in Assembly, il programmatore deve specificare quali sono le istruzioni che devono essere eseguite dalla ALU e quali sono quelle che devono essere eseguite dalla FPU. Nella programmazione in Assembly, il programmatore deve specificare solo quali sono le istruzioni che devono essere eseguite dalla FPU.

022.05. Perché il linguaggio Assembly è di basso livello?. Perché non ci sono i cicli for e while. Perché le istruzioni scritte vengono direttamente eseguite dal processore. Nessuna delle altre opzioni. Perché è difficile da utilizzare.

023.01. Il registro EIP (Instruction Pointer register, a volte anche chiamato program counter) contiene: Nessuna delle altre opzioni. L'indirizzo della locazione dell'istruzione che il processore sta eseguendo. L'indirizzo della locazione a partire dalla quale sarà prelevata la prossima istruzione da eseguire. L'indirizzo della locazione dell'istruzione la cui esecuzione si è appena conclusa.

023.02. I registri generali di un processore PC sono. EAX, EBX, ECX, EDX, EBP, ESI, EDI e ESP ed hanno una capacità di 32 bit. EAX, EBX, ECX, EDX, EBP, ESI, EDI e ESP ed hanno una capacità di 8 bit. Nessuna delle altre opzioni. EAX, EBX, ECX, EDX, EBP, ESI, EDI e ESP ed hanno una capacità di 16 bit.

023.03. Con riferimento all'organizzazione funzionale di un calcolatore basato su architetture Intel x86, indicare l'affermazione corretta: Se una doppia o quadrupla locazione contiene un numero, la locazione di indirizzo più piccolo contiene gli 8 bit meno significativi del numero e così via fino alla locazione di indirizzo più grande che contiene gli 8 bit più significativi. Se una doppia o quadrupla locazione contiene un numero, la locazione di indirizzo più piccolo contiene gli 8 bit più significativi del numero e così via fino alla locazione di indirizzo più grande che contiene gli 8 bit meno significativi. Nessuna delle altre opzioni. Se una doppia o quadrupla locazione contiene un numero, la locazione di indirizzo più grande contiene gli 8 bit meno significativi del numero e così via fino alla locazione di indirizzo più piccolo che contiene gli 8 bit più significativi.

023.04. Con riferimento all'organizzazione funzionale di un calcolatore basato su architetture Intel x86, indicare l'affermazione corretta: Se il processore accede ad una locazione doppia o quadrupla, allora esso utilizzerà come indirizzo quello della prima delle locazioni interessate. Nessuna delle altre opzioni. Se il processore accede ad una locazione doppia o quadrupla, allora esso utilizzerà come indirizzo quello della prima e dell'ultima delle locazioni interessate, in modo da specificare un intervallo valido. Se il processore accede ad una locazione doppia o quadrupla, allora esso utilizzerà come indirizzo quello dell'ultima delle locazioni interessate.

023.05. Con riferimento all'organizzazione funzionale di un calcolatore basato su architetture Intel x86, indicare l'affermazione corretta: Le locazioni di memoria e le porte di I/O sono strutturalmente identiche l'una all'altra, cioè posso scegliere se scrivere o leggere un dato in una qualunque cella di memoria o porta. Mentre le locazioni di memoria sono strutturalmente identiche l'una all'altra, cioè posso scegliere se mettere un dato in una qualunque cella di memoria, le porte di I/O non lo sono. Mentre le locazioni di memoria sono strutturalmente identiche l'una all'altra, cioè posso scegliere se mettere un dato in una qualunque cella di memoria, esistono dei casi in cui le porte di I/O non lo sono. Nessuna delle altre opzioni.

024.01. La seguente istruzione: MOV %EAX, pippo. E' scritta in linguaggio assembly. Nessuna delle altre opzioni. E' scritta in linguaggio macchina. E' scritta in linguaggio mnemonico.

024.02. La seguente istruzione: MOV %EAX, 0x01F4E39A. Dice al processore di spostare il contenuto del registro EAX nella porta di I/O il cui indirizzo è 0x01F4E39A. Dice al processore di spostare il contenuto del registro EAX nella linea di memoria il cui indirizzo della locazione meno significativo è 0x01F4E39A. Dice al processore di spostare il valore 0x01F4E39A nel registro EAX. Dice al processore di spostare il contenuto della linea di memoria, il cui indirizzo della locazione meno significativo è 0x01F4E39A, nel registro EAX.

024.03. La seguente istruzione: MOV %EAX, 0x01F4E39A. Nessuna delle altre opzioni. E' scritta in linguaggio macchina. E' scritta in linguaggio assembly. E' scritta in linguaggio mnemonico.

024.04. La seguente istruzione: MOV %EAX, 0x01F4E39A. Dice al processore di spostare il contenuto del registro EAX nella linea di memoria il cui indirizzo della locazione meno significativo è 0x01F4E39A. Nessuna delle altre opzioni. Dice al processore di spostare il contenuto del registro EAX nella porta di I/O il cui indirizzo è 0x01F4E39A. Dice al processore di spostare il contenuto della linea di memoria, il cui indirizzo della locazione meno significativo è 0x01F4E39A, nel registro EAX.

025.01. La seguente istruzione in linguaggio mnemonico MOV $0x2000,(%EDI): Sposta il contenuto della locazione di memoria con indirizzo 0x2000 nella locazione di memoria puntata dal contenuto di EDI. Sposta il contenuto della locazione di memoria con indirizzo 0x2000 nel registro EDI. Sposta il valore 0x2000 nel registro EDI. Sposta il valore 0x2000 nella locazione di memoria puntata dal contenuto di EDI.

025.02. Quale delle seguenti affermazioni è vera?. Nel linguaggio mnemonico, uno o entrambi gli operandi, possono trovarsi in memoria. In tal caso, per riferirli bisogna specificarne l'indirizzo a 8 bit. Nel linguaggio mnemonico, uno o entrambi gli operandi, possono trovarsi in memoria. In tal caso, per riferirli bisogna specificarne l'indirizzo a 32 bit. Nel linguaggio mnemonico, uno degli operandi, sia esso sorgente o destinatario, ma mai entrambi, può trovarsi in memoria. In tal caso, per riferirlo bisogna specificarne l'indirizzo a 32 bit. Nel linguaggio mnemonico, uno degli operandi, sia esso sorgente o destinatario, ma mai entrambi, può trovarsi in memoria. In tal caso, per riferirlo bisogna specificarne l'indirizzo a 8 bit.

025.03. La seguente pseudo istruzione in linguaggio mnemonico OPCODE $0x5683A20B,%ECX rappresenta: Un esempio di indirizzamento immediato per l'operando sorgente. Un esempio di indirizzamento per registro per l'operando sorgente. Nessuna delle altre opzioni. Un esempio di indirizzamento con registro puntatore per l'operando sorgente.

025.04. Quali sono i campi di una tipica istruzione in linguaggio mnemonico (quello presentato durante il corso)?. Nessuna delle altre opzioni. OPCODEsize destination, source. OPCODEsize source, destination, address. OPCODEsize source, destination, value.

026.01. Con riferimento al linguaggio Assembly, cosa sono le istruzioni di controllo?. Sono istruzioni che si occupano di: • gestione di sotto programmi • salti. Nessuna delle altre opzioni. Sono istruzioni che si occupano di: • trasferimento dati • operazioni aritmetiche • operazioni di traslazione/rotazione • operazioni logiche. Sono istruzioni che si occupano di: • gestione di sotto programmi • salti • trasferimento dati.

026.02. Con riferimento al linguaggio Assembly, cosa sono le istruzioni operative?. Sono istruzioni che si occupano di: • trasferimento dati • operazioni aritmetiche • operazioni di traslazione/rotazione • operazioni logiche. Sono istruzioni che si occupano di: • gestione di sotto programmi • salti. Nessuna delle altre opzioni. Sono istruzioni che si occupano di: • gestione di sotto programmi • salti • trasferimento dati.

026.03. Quali sono i registri utilizzati per la gestione della pila in linguaggio Assembly?. I registri ESP ed EBP. Nessuna delle altre opzioni. I registri ESP ed EIP. I registri push e pop.

026.04. Quali delle seguenti affermazioni relative alla gestione della pila in Assembly è vera?. • il registro ESP va inizializzato con l'indirizzo della locazione immediatamente successiva a quella di testa; • l'immissione di un'informazione nella pila (operazione push) va effettuata decrementando prima l'indirizzo contenuto nel registro ESP ed utilizzando poi tale indirizzo come indirizzo per un'operazione di scrittura in memoria; • il prelievo di un'informazione della pila (operazione pop) va effettuato utilizzando prima il contenuto del registro ESP come indirizzo per un'operazione di lettura dalla memoria e poi incrementando tale indirizzo. Nessuna delle altre opzioni. • il registro ESP va inizializzato con l'indirizzo della locazione immediatamente successiva a quella di fondo; • l'immissione di un'informazione nella pila (operazione push) va effettuata incrementando prima l'indirizzo contenuto nel registro ESP ed utilizzando poi tale indirizzo come indirizzo per un'operazione di scrittura in memoria; • il prelievo di un'informazione della pila (operazione pop) va effettuato utilizzando prima il contenuto del registro ESP come indirizzo per un'operazione di lettura dalla memoria e poi decrementando tale indirizzo. • il registro ESP va inizializzato con l'indirizzo della locazione immediatamente successiva a quella di fondo; • l'immissione di un'informazione nella pila (operazione push) va effettuata decrementando prima l'indirizzo contenuto nel registro ESP ed utilizzando poi tale indirizzo come indirizzo per un'operazione di scrittura in memoria; • il prelievo di un'informazione della pila (operazione pop) va effettuato utilizzando prima il contenuto del registro ESP come indirizzo per un'operazione di lettura dalla memoria e poi incrementando tale indirizzo.

027.01. L'istruzione • ADD source, destination. Modifica tutti i flag. Modifica solo il Carry Flag (CF). Modifica solo l'overflow flag (OF). Non modifica nessun flag.

027.02. L'istruzione • CMP source, destination. Non modifica nessun flag. Modifica solo l'overflow flag (OF). Modifica solo il Carry Flag (CF). Modifica tutti i flag.

027.03. L'istruzione • SHR destination. Effettua uno shift a sinistra dei bit che costituiscono l'operando destinatario. Il bit più significativo del destinatario va a finire nel CF, mentre il bit meno significativo viene posto a uno. Effettua uno shift a destra dei bit che costituiscono l'operando destinatario. Il bit meno significativo del destinatario va a finire nel CF, mentre il bit più significativo viene posto a uno. Effettua uno shift a sinistra dei bit che costituiscono l'operando destinatario. Il bit più significativo del destinatario va a finire nel CF, mentre il bit meno significativo viene posto a zero. Effettua uno shift a destra dei bit che costituiscono l'operando destinatario. Il bit meno significativo del destinatario va a finire nel CF, mentre il bit più significativo viene posto a zero.

027.04. L'istruzione • SAL destination. Effettua uno shift a sinistra dei bit che costituiscono l'operando destinatario. Il bit più significativo del destinatario va a finire nel CF, mentre il bit meno significativo viene posto a zero. Effettua uno shift a destra dei bit che costituiscono l'operando destinatario. Il bit meno significativo del destinatario va a finire nel CF, mentre il bit più significativo viene posto a uno. Effettua uno shift a destra dei bit che costituiscono l'operando destinatario. Il bit meno significativo del destinatario va a finire nel CF, mentre il bit più significativo viene posto a zero. Effettua uno shift a sinistra dei bit che costituiscono l'operando destinatario. Il bit più significativo del destinatario va a finire nel CF, mentre il bit meno significativo viene posto a uno.

028.01. Cosa fa l'istruzione Assembly HLT?. Blocca temporaneamente l'esecuzione del programma. Nessuna delle altre opzioni. Attende che la prossima istruzione sia eseguita. Attende che l'utente inserisca un messaggio di stop da tastiera.

028.02. Quale delle seguenti affermazioni è vera?. • Le istruzioni con codice operativo CALL salvano nella pila l'indirizzo della prima istruzione del sottoprogramma da eseguire. • Quelle con codice operativo RET rintracciano nello spazio di I/O l'indirizzo dell'istruzione di rientro e lo utilizzano come indirizzo di salto. • Le istruzioni con codice operativo CALL salvano nella pila l'indirizzo dell'istruzione di rientro. • Quelle con codice operativo RET rintracciano nello spazio di I/O l'indirizzo dell'istruzione di rientro e lo utilizzano come indirizzo di salto. • Le istruzioni con codice operativo CALL salvano nella pila l'indirizzo della prima istruzione del sottoprogramma da eseguire. • Quelle con codice operativo RET rintracciano nella pila l'indirizzo dell'istruzione di rientro e lo utilizzano come indirizzo di salto. • Le istruzioni con codice operativo CALL salvano nella pila l'indirizzo dell'istruzione di rientro. • Quelle con codice operativo RET rintracciano nella pila l'indirizzo dell'istruzione di rientro e lo utilizzano come indirizzo di salto.

028.03. Con riferimento alle istruzioni di Salto del linguaggio Assembly, indicare quale delle seguenti affermazioni è quella vera (si consideri che la condizione di salto sia verificata): Esse non modificano il valore di alcun registro. Esse aggiornano il valore di ESP. Nessuna delle altre opzioni. Esse aggiornano il valore di EIP.

028.04. Con riferimento alle istruzioni di Salto Condizionato del linguaggio Assembly, indicare quale delle seguenti affermazioni è quella vera: Le condizioni non dipendono dal valore dei flag e i flag vengono modificati. Le condizioni dipendono dal valore dei flag e i flag vengono modificati. Le condizioni non dipendono dal valore dei flag e i flag non vengono modificati. Le condizioni dipendono dal valore dei flag e i flag non vengono modificati.

029.01. Dato il programma mostrato in figura, il contenuto (in decimale) del registro CL alla fine dell'esecuzione è: 8. 2. 10. 4.

029.02. In Assembly GAS le seguenti stringe: • .GLOBAL _main; • .data; • .text sono: Delle specificazioni. Delle istruzioni. Nessuna delle altre opzioni. Delle indicazioni.

029.03. In assembly GAS le righe di un programma sono: Direttive ed istruzioni. Direttive ed indicazioni. Indicazioni ed istruzioni. Nessuna delle altre opzioni.

029.04. Il programma mostrato in figura: Conta il numero di occorrenze a zero in una doppia parola. Conta il numero di occorrenze a uno in una parola. Conta il numero di occorrenze a zero in una parola. Conta il numero di occorrenze a uno in una doppia parola.

030.01. Dato il programma mostrato in figura, il contenuto (in decimale) del registro CL alla fine dell'esecuzione è: Nessuna delle altre opzioni. 7. 9. 8.

030.02. Dato il programma mostrato in figura, il contenuto (in decimale) del registro CL alla fine dell'esecuzione è: 9. 7. Nessuna delle altre opzioni. 8.

030.03. Il programma mostrato in figura: Conta il numero di occorrenze della lettera e come iniziale. Nessuna delle altre opzioni. Conta il numero di occorrenze delle lettere che non sono la e. Conta il numero di occorrenze della lettera è.

030.04. Il programma mostrato in figura: Conta il numero di occorrenze della lettera e. Conta il numero di occorrenze della lettera e come iniziale. Conta il numero di occorrenze delle lettere che non sono la e. Nessuna delle altre opzioni.

031.01. Dato il programma mostrato in figura, il contenuto (in decimale) della variabile risultato alla fine dell'esecuzione è: 27. 362880. 81. 54231231.

031.02. Dato il programma mostrato in figura, il contenuto (in decimale) della variabile risultato alla fine dell'esecuzione è: 25. 1000. 120. 125.

031.03. Dato il programma mostrato in figura, il contenuto (in decimale) della variabile risultato alla fine dell'esecuzione è: 2. 4. 1. 0.

031.04. Dato il programma mostrato in figura, il contenuto (in decimale) della variabile risultato alla fine dell'esecuzione è: 0. 1. 4. 2.

032.01. Con riferimento al linguaggio Assembly GAS, quali delle seguenti affermazioni è falsa?. Non esistono regole di scopo. La memoria non è accessibile da qualunque sottoprogramma, in qualunque punto. Non esiste il concetto di variabile locale ad un sottoprogramma. Tutte le variabili (cioè la memoria indirizzabile) sono globali.

033.01. Il programmatore che utilizza Assembly GAS, per gestire l'I/O: Può usare nel programma Assembly direttamente le funzioni di I/O del C/C++. Deve utilizzare dei sottoprogrammi di utilità. Può utilizzare le istruzioni IN e OUT. Non può fare niente.

034.01. I pedini di comando di un semplice processore (/MRD, /MWR, /IOR,/IOWR) sono: La direzione dipende dalle attività che di volta il volta il processore deve svolgere. In uscita dal processore. Bidirezionali. In ingresso al processore.

034.02. Il piedino di reset di un semplice processore: E' in uscita e serve a resettare la memoria. E' in uscita e serve a resettare lo spazio di I/O. Nessuna delle altre opzioni. E' in uscita e serve a resettare la memoria e lo spazio di I/O.

034.03. I piedini per il trasferimento dati di un semplice processore sono: Bidirezionali. La direzione dipende dalle attività che di volta il volta il processore deve svolgere. In ingresso al processore. In uscita dal processore.

034.04. I piedini di indirizzo di un semplice processore sono: In uscita dal processore. In ingresso al processore. Bidirezionali. La direzione dipende dalle attività che di volta il volta il processore deve svolgere.

034.05. I piedini dei blocchi funzionali che costituiscono un calcolatore elettronico servono per: Per comunicare con il mondo esterno. Per alimentare i blocchi. Comandare il calcolatore. Nessuna delle altre opzioni.

035.01. Si consideri un semplice processore a 8 bit, spazio di memoria da 1GB e spazio di I/O da 64 KB. Indicare la descrizione corretta: Esso utilizza 8 piedini per i dati, 30 piedini per gli indirizzi di cui i 16 meno significativi si utilizzano quando viene indirizzato lo spazio di I/O. Esso utilizza 8 piedini per i dati, 32 piedini per gli indirizzi e 16 piedini per lo spazio di I/O. Esso utilizza 8 piedini di indirizzo e 32 piedini per i dati. Esso utilizza 8 piedini per i dati, 32 piedini per gli indirizzi di cui i 16 meno significativi si utilizzano quando viene indirizzato lo spazio di I/O.

035.02. Con riferimento ad una semplice architettura di calcolatore, Indicare quale delle seguenti affermazioni è quella corretta: Il bus di comunicazione è costituito dai fili per lo scambio dei dati. Nessuna delle altre opzioni. Il bus di comunicazione è costituito dai fili per la trasmissione degli indirizzi e lo scambio dei dati. Il bus di comunicazione è costituito dai fili per la trasmissione degli indirizzi.

035.03. Con riferimento ad una semplice architettura di calcolatore, Indicare quale delle seguenti affermazioni è quella corretta: Per gestire la mutua esclusione i piedini collegati al bus dati di ciascun blocco funzionale sono supportati da una porta 3-state. Nessuna delle altre opzioni. Per gestire la mutua esclusione i piedini collegati al bus dati di ciascun blocco funzionale sono supportati da un registro la cui uscita è comandata da una porta 3-state. Per gestire la mutua esclusione i piedini collegati al bus dati di ciascun blocco funzionale sono supportati da un registro.

035.04. Si consideri l'immagine in figura: Essa mostra la realizzazione di un banco di memoria da due mega locazioni da 8 bit, utilizzando due banchi di memoria da un mega locazioni da 8 bit. Essa mostra la realizzazione di un banco di memoria da un mega locazioni da 8 bit, utilizzando due banchi di memoria da mezzo mega locazioni da 8 bit. Nessuna delle altre opzioni. Essa mostra la realizzazione di un banco di memoria da un mega locazioni da 8 bit, utilizzando due banchi di memoria da un mega locazioni da 4 bit.

035.05. Si consideri l'immagine in figura: Nessuna delle altre opzioni. Essa mostra la realizzazione di un banco di memoria da un mega locazioni da 8 bit, utilizzando due banchi di memoria da un mega locazioni da 4 bit. Essa mostra la realizzazione di un banco di memoria da due mega locazioni da 8 bit, utilizzando due banchi di memoria da un mega locazioni da 8 bit. Essa mostra la realizzazione di un banco di memoria da un mega locazioni da 8 bit, utilizzando due banchi di memoria da mezzo mega locazioni da 8 bit.

036.01. Il processore PC è a 32 bit in quanto: Nessuna delle altre opzioni. E' in grado di trasferire, in un unico ciclo di bus, fino a 4 byte. E' in grado di trasferire, in un unico ciclo di bus, 4 byte. E' in grado di trasferire, in 4 cicli di bus, 4 byte.

036.02. In un calcolatore basato su processore PC a 32 bit: Il processore comanda i piedini /re e ready per l'inizio e la fine del ciclo di bus. Il piedino /re è comandato dal processore per cominciare un ciclo di bus. Il piedino ready viene comandato dall'esterno per notificare che il ciclo di bus si può concludere. Il piedino ready è comandato dal processore per cominciare un ciclo di bus. Il piedino /re viene comandato dall'esterno per notificare che il ciclo di bus si può concludere. Nessuna delle altre opzioni.

036.03. Nel Processore PC a 32 bit, i piedini byte enable (/BE3-/BE0) servono per: Nessuna delle altre opzioni. Identificare un byte nello spazio di memoria. Selezionare i byte da trasferire nella linea indirizzata. Selezionare le linee da trasferire nei byte indirizzati.

036.04. Il processore PC è costituito dalla seguenti unità fondamentali: Local Bus Unit (LU), Control Bus Unit (CU), Arithmetic and Logic Unit (ALU), Floating point Unit (FPU), Memory Management Unit (MMU). Local Bus Unit (LU), Control Bus Unit (CU), Prefetch Unit (PU), Arithmetic and Logic Unit (ALU), Floating point Unit (FPU). Nessuna delle altre opzioni. Bus Unit (BU), Prefetch Unit (PU), Arithmetic and Logic Unit (ALU), Floating point Unit (FPU), Memory Management Unit (MMU).

036.05. Il processore PC vede il suo spazio esterno: Come un insieme contiguo di linee da 4 byte consecutivi, il primo dei quali ha indirizzo multiplo di 4. Tale indirizzo prende il nome di indirizzo di linea. Come un insieme contiguo di linee da 32 byte consecutivi, il primo dei quali ha indirizzo multiplo di 4. Tale indirizzo prende il nome di indirizzo di linea. Come un insieme contiguo di linee da 4 byte, il primo dei quali ha indirizzo multiplo di 4. Tale indirizzo prende il nome di indirizzo di linea. Nessuna delle altre opzioni.

036.06. In un calcolatore con spazio di memoria di 4 GB organizzato in linee, il numero di piedini di indirizzo è pari a: 30. 32. 31. 29.

037.01. Si consideri l'immagine in figura: Mostra il montaggio di una RAM da 1 GB organizzata per linee. Mostra il montaggio di una RAM da 1 MB organizzata per linee. Mostra il montaggio di una RAM da 1 MB organizzata per colonne. Mostra il montaggio di una RAM da 1 GB organizzata per colonne.

037.02. Si consideri l'immagine in figura: Nessuna delle altre opzioni. Mostra un transceiver utilizzato per il pilotaggio del bus dati. Mostra un transceiver utilizzato per il pilotaggio del bus indirizzi. Mostra un latch utilizzato per il pilotaggio del bus indirizzi.

037.03. Si consideri l'immagine in figura: Mostra un transceiver utilizzato per il pilotaggio del bus indirizzi. Mostra un latch utilizzato per il pilotaggio del bus indirizzi. Mostra un transceiver utilizzato per il pilotaggio del bus dati. Mostra un latch utilizzato per il pilotaggio del bus dati.

037.04. Si consideri l'immagine in figura: Mostra un transceiver utilizzato per il pilotaggio del bus indirizzi. Mostra un latch utilizzato per il pilotaggio del bus indirizzi. Mostra un latch utilizzato per il pilotaggio del bus dati. Mostra un transceiver utilizzato per il pilotaggio del bus dati.

038.01. In un calcolatore basato su processore PC a 32 bit in grado di gestire uno spazio di memoria a 32 bit e uno spazio di I/O con interfacce a 32, 16 e 8 bit: Il bus dati potrebbe essere unico, mentre il bus indirizzi potrebbe essere unico o formato da 3 bus fisicamente distinti. Il bus indirizzi, cosi come il bus dati, deve essere unico. Nessuna delle altre opzioni. Il bus indirizzi potrebbe essere unico, mentre il bus dati potrebbe essere unico o formato da 3 bus fisicamente distinti.

038.02. Si consideri l'immagine in figura: Mostra uno spazio esterno visto dal processore organizzato in linee da 2 byte. Mostra uno spazio esterno visto dal processore organizzato in byte da 2 linee. Mostra uno spazio esterno visto dal processore organizzato in linee da 4 byte. Nessuna delle altre opzioni.

038.03. Si consideri l'immagine in figura: Mostra un circuito di controllo per un bus dati a 8 bit. Nessuna delle altre opzioni. Mostra un circuito di abilitazione per un bus dati a 8 bit. Mostra un circuito di pilotaggio per un bus dati a 8 bit.

039.01. Come viene distrutto il record di attivazione alla fine dell'istanza di un sottoprogramma?. In contemporanea il chiamato rimuove dalla pila: 1) lo spazio per le variabili locali, 2) il link dinamico, 3) l'indirizzo di ritorno (tramite la RET); il chiamante rimuove dalla pila lo spazio per i parametri attuali. Comincia il chiamato che rimuove dalla pila: 1) lo spazio per le variabili locali, 2) il link dinamico, 3) l'indirizzo di ritorno (tramite la RET).Successivamente, il chiamante rimuove dalla pila lo spazio per i parametri attuali. Comincia il chiamante che rimuove dalla pila lo spazio per i parametri attuali. Successivamente, il chiamato rimuove dalla pila: 1) lo spazio per le variabili locali, 2) il link dinamico, 3) l'indirizzo di ritorno (tramite la RET). Nessuna delle altre opzioni.

039.02. Con riferimento alla programmazine mista, nella formazione del record di attivazione, il sottoprogramma chiamato inserisce nella pila: 1) I parametri attuali (in ordine inverso rispetto a cui essi sono forniti alla funzione), 2)L'indirizzo di ritorno (il valore attuale di EIP, tramite la CALL). 1) L'indirizzo dello stack per programma chiamante (link dinamico, opzionale), 2) Lo spazio per le variabili locali. 1) I parametri formali (in ordine inverso rispetto a cui essi sono forniti alla funzione), 2)L'indirizzo di ritorno (il valore attuale di EIP, tramite la CALL). 1) I parametri formali (in ordine inverso rispetto a cui essi sono forniti alla funzione), 2)L'indirizzo di chiamata.

039.03. Con riferimento alla programmazine mista, nella formazione del record di attivazione, il sottoprogramma chiamante (il main o un'altra funzione) inserisce nella pila: 1) I parametri formali (in ordine inverso rispetto a cui essi sono forniti alla funzione), 2)L'indirizzo di ritorno (il valore attuale di EIP, tramite la CALL). 1) I parametri formali (in ordine inverso rispetto a cui essi sono forniti alla funzione), 2)L'indirizzo di chiamata. 1) L'indirizzo dello stack per programma chiamante (link dinamico, opzionale), 2) Lo spazio per le variabili locali. 1) I parametri attuali (in ordine inverso rispetto a cui essi sono forniti alla funzione), 2)L'indirizzo di ritorno (il valore attuale di EIP, tramite la CALL).

039.04. Con riferimento alla programmazione mista, il livello dinamico è: Il numero di istanze terminate di una funzione o di altre funzioni, a partire dal livello dinamico 0 associato alla funzione main(). Nessuna delle altre opzioni. Il numero di istanze non ancora terminate di una funzione o di altre funzioni, a partire dal livello dinamico 0 associato alla funzione main(). Il numero di istanze di una funzione o di altre funzioni, a partire dal livello dinamico 0 associato alla funzione main().

040.01. Con riferimento al Il controllore video VGA (Video Graphics Array): Quando esso è in modalità video esso gestisce 2000 posizioni: a ciascuna posizione sono associati due byte: un byte per l'attributo colore e uno per l'informazione. Quando esso è in modalità testo esso gestisce 2000 posizioni: a ciascuna posizione sono associati due byte: un byte per l'attributo colore e uno per l'informazione. Quando esso è in modalità testo si specifica in AX parametro (modo) e si richiama una funzione del BIOS di inizializzazione. Nessuna delle altre opzioni.

040.02. Il controllore video VGA (Video Graphics Array) è formato da: Un insieme di registri e da una memoria video che fa direttamente riferimento allo schermo. Due porte e da una memoria video che fa direttamente riferimento allo schermo. Nessuna delle altre opzioni. Due registri e da una memoria video che fa direttamente riferimento allo schermo.

040.03. Con riferimento ad una semplice interfaccia della tastiera, il make code è: Un codice che si genera quando viene premuto un tasto sulla testiera: si genera una sequenza di byte corrispondente al codice di scansione. Un codice che si genera quando viene rilasciato un tasto sulla testiera: è un byte corrispondente al codice di scansione. Nessuna delle altre opzioni. Un codice che si genera quando viene premuto un tasto sulla testiera: è un byte corrispondente al codice di scansione.

040.04. Una semplice interfaccia per la gestione della tastiera ha in genere al suo interno: Due registri che fungono da: buffer di ingresso/uscita, registro di lettura/scrittura. Quattro registri che fungono da: buffer di ingresso, buffer di uscita, registro di lettura e registro di scrittura. Quattro registri che fungono da: buffer di ingresso, buffer di uscita, registro di stato e registro di comando. Due registri che fungono da: buffer di ingresso/uscita, registro di stato/comando.

041.01. Nel contesto del meccanismo delle interruzioni, indicare quale delle seguenti affermazioni è quella vera: Nessuna delle altre opzioni. Le eccezioni del processore hanno tipo esplicito assegnato dalla routine di interruzione che è legato alla causa che determina le interruzioni. Per interruzioni esterne mascherabili (arrivano tramite /INTR) il tipo viene prelevato tramite il bus di interruzione. Infatti, ogni richiesta è sempre accompagnata dalla specifica di uno dei 256 tipo. Le interruzioni esterne sono sincrone rispetto al programma in esecuzione.

041.02. Nel contesto del meccanismo delle interruzioni, indicare quale delle seguente affermazioni è quella vera: Non possono essere generate a controllo di programma. Non sono mai generate in caso di anomalie circuitali. Il processore riceve una richiesta tramite un piedino specifico. Tale richiesta viene analizzata: per gestirla il processore interrompe temporaneamente il programma in esecuzione e provvede all'esecuzione di una apposita routine che ha l'obiettivo di gestire la situazione che ha generato la richiesta di interruzione. Le interruzioni servono solo per la gestione del trasferimento dati da e per le interfacce.

041.03. Nel contesto del meccanismo delle interruzioni, indicare quale delle seguente affermazioni è quella vera: Le interruzioni esterne sono asincrone rispetto al programma in esecuzione: esse possono giungere in qualsiasi momento, ma il processore termina la fase di esecuzione dell'istruzione corrente e poi esamina eventuali richieste di interruzione. Questo tipo di interruzione non può interrompere nel bel mezzo l'esecuzione di una istruzione. Le eccezioni del processore non sospendono mai l'esecuzione dell'istruzione in corso che ha generato l'anomalia. Le interruzioni prodotte dall'istruzione INT e quelle single step trap sono sincrone: esse producono l'interruzione di nessuna istruzione. Nessuna delle altre opzioni.

041.04. Il gate delle interruzioni: Esso è formato da 8 bit che contengono l'indirizzo della routine di interruzione e un byte di accesso (importanti i bit P e TI). Esso è formato da 4 byte che contengono l'indirizzo della routine di interruzione e un byte di accesso (importanti i bit P e TI). Nessuna delle altre opzioni. Esso è formato da 8 byte che contengono l'indirizzo della routine di interruzione e un byte di accesso (importanti i bit P e TI).

041.05. La tabella delle interruzioni: Essa è formato da 8 byte che contengono l'indirizzo della routine di interruzione e un byte di accesso (importanti i bit P e TI). Nessuna delle altre opzioni. Essa è formato da 8 bit che contengono l'indirizzo della routine di interruzione e un byte di accesso (importanti i bit P e TI). Essa è formato da 4 byte che contengono l'indirizzo della routine di interruzione e un byte di accesso (importanti i bit P e TI).

041.06. Le eccezioni del processore si dividono in: Eccezioni sincrone ed asincrone. Nessuna delle altre opzioni. Interruzioni mascherabili, non mascherabili e generate dall'istruzione INT. Trap, fault e abort.

042.01. Con riferimento al controllore APIC per le interruzioni, indicare quale delle seguenti affermazioni è quella vera: Il controllore riceve le richieste di interruzione tramite il piedino di ingresso /INTR e le invia al processore tramite uno dei 24 piedini di uscita (IR0-IR23). Nessuna delle altre opzioni. Il controllore riceve le richieste di interruzione tramite 24 piedini di ingresso (IR0-IR23). Invia al processore la richiesta effettiva di interruzione tramite il piedino di uscita /INTR. Il controllore riceve le richieste di interruzione tramite il piedino di ingresso /INTa e le invia al processore tramite uno dei 24 piedini di uscita (IR0-IR23).

042.02. Con riferimento al controllore APIC per le interruzioni, indicare quale delle seguenti affermazioni è quella vera: Il controllore può essere gestito dal programmatore che lo vede come una interfaccia montata nello spazio di I/O. Ci sono solo 3 registri direttamente accessibili a 32 bit. Il controllore può essere gestito dal programmatore che lo vede come una interfaccia montata nello spazio di memoria. Ci sono 3 registri direttamente accessibili a 32 bit e 64 registri nascosti (accessibili tramite porte). Il controllore può essere gestito dal programmatore che lo vede come una interfaccia montata nello spazio di I/O. Ci sono 3 registri direttamente accessibili a 32 bit e 64 registri nascosti (accessibili tramite porte). Il controllore può essere gestito dal programmatore che lo vede come una interfaccia montata nello spazio di memoria. Ci sono solo 3 registri direttamente accessibili a 32 bit.

042.03. Il bus speciale che consente al processore di comunicare con il controllore delle interruzioni APIC è formato da: I file collegati ai piedini: 1) /INTR , 2) /INTA 3) TP. Nessuna delle altre opzioni. I fili collegati ai piedini: 1) a31-a2, 2)d31-d0, /be3-/be0. I file collegati ai piedini: 1) /INTR , 2) /INTA 3) IR0-IR23.

042.04. Con riferimento al controllore APIC per le interruzioni, indicare quale delle seguenti affermazioni è quella vera: Nessuna delle altre opzioni. Il controllore APIC è collegato al bus locale a 8 bit del processore tramite i classici piedini di indirizzo, dati e di controllo (piedini di ingresso nella parte LOCAL APIC). Il controllore APIC è collegato al bus locale a 16 bit del processore tramite i classici piedini di indirizzo, dati e di controllo (piedini di ingresso nella parte LOCAL APIC). Il controllore APIC è collegato al bus locale a 32 bit del processore tramite i classici piedini di indirizzo, dati e di controllo (piedini di ingresso nella parte LOCAL APIC).

043.01. Con riferimento al controllore APIC per le interruzioni, indicare quale delle seguenti affermazioni è quella vera: La tabella delle interruzioni non ha bisogno di essere inizializzata: essa si modifica e si aggiorna automaticamente mentre vengono inviate e gestite le richieste di interruzione. Occorre inizializzare la tabella delle interruzioni, cioè scrivere per ogni tipo di interruzione utilizzato un gate di interrupt che contenga l'indirizzo della routine che gestisce l'interruzione stessa. Occorre inizializzare la tabella delle interruzioni, cioè scrivere per ogni tipo di interruzione utilizzato un gate di interrupt che contenga l'indirizzo della routine che gestisce l'interruzione stessa. Inoltre, essa si modifica e si aggiorna automaticamente mentre vengono inviate e gestite le richieste di interruzione. Nessuna delle altre opzioni.

043.02. Per cosa sono dedicati, in genere, i piedini IR0 o IR2 del controllore APIC per le interruzioni?. Per inviare richieste da parte del controllore della tastiera. Per inviare richieste da parte del controllore della memoria cache. Per inviare richieste da parte del controllore VGA. Nessuna delle altre opzioni.

043.03. Si consideri una semplice interfaccia gestita tramte il meccanismo delle interruzioni. Essa comunica con il controllore delle interruzioni tramite: Nessuna delle altre opzioni. Il piedino INTO: è collegato a IR4 e invia una richiesta di interruzione quando il buffer di ingresso diviene pieno. Questo accade quando il registro RBR contiene un nuovo byte prelevato dal dispositivo esterno. Il piedino INTI: è collegato a IR5 invia una richiesta di interruzione quando il buffer di uscita diviene vuoto e un nuovo dato può essere messo all'interno del registro TBR. TBR diviene vuoto quando il suo contenuto viene trasferito al trasduttore associato all'interfaccia. Il piedino INTI: è collegato a IR4 e invia una richiesta di interruzione quando il buffer di ingresso diviene pieno. Questo accade quando il registro TBR contiene un nuovo byte prelevato dal dispositivo esterno. Il piedino INTO: è collegato a IR5 invia una richiesta di interruzione quando il buffer di uscita diviene vuoto e un nuovo dato può essere messo all'interno del registro RBR. RBR diviene vuoto quando il suo contenuto viene trasferito al trasduttore associato all'interfaccia. Il piedino INTI: è collegato a IR4 e invia una richiesta di interruzione quando il buffer di ingresso diviene pieno. Questo accade quando il registro RBR contiene un nuovo byte prelevato dal dispositivo esterno. Il piedino INTO: è collegato a IR5 invia una richiesta di interruzione quando il buffer di uscita diviene vuoto e un nuovo dato può essere messo all'interno del registro TBR. TBR diviene vuoto quando il suo contenuto viene trasferito al trasduttore associato all'interfaccia.

043.04. Con riferimento alla gestione delle interfacce mediante meccanismo delle interruzioni, indicare quale delle seguenti affermazioni è falsa: Nessuna delle altre opzioni. Rispetto a quando l'interfaccia viene gestita a controllo di programma (si legge o scrive direttamente nei registri con delle istruzioni Assembly), il meccanismo delle interruzioni comporta dei passi aggiuntivi. La gestione di una interfaccia ad interruzione di programma comporta una maggiore perdita di tempo per il trasferimento del singolo dato. Nella gestione della richiesta di interruzione occorre effettuare accessi aggiuntivi in memoria per salvare il valore dell'EIP corrente e impostare quello dell'EIP del driver.

044.01. Una memoria Ram dinamica da 1 Mega bit, quanti piedini di indirizzo ha: 20. Nessuna delle altre opzioni. 30. 10.

044.02. I piedini /CAS e /RAS delle memorie RAM dinamiche servono, rispettivamente, per: Nessuna delle altre opzioni. Specificare che si sta selezionando la scrittura o la lettura. Specificare che si sta selezionando la cache o la memoria centrale. Specificare che si sta selezionando la colonna o la riga.

044.03. Indicare fra le seguenti tipologia di memoria quali sono le più veloci: Dischetto Magnetico. Memorie Dinamiche. Hard Disk. Memorie statiche.

044.04. Quali sono i dispositivi di memorizzazione più veloci che si possono trovare in un calcolatore?. Memorie statiche. Registri della CPU e code di pre-fetch. Memorie di massa. Memorie Dinamiche.

044.05. Le memorie di RAM dinamiche sono fatte con: Flip Flop D positive edge triggered. Flip Flop D Latch. Nessuna delle altre opzioni. Flip Flop SR.

044.06. Il collo di bottiglia nella comunicazione fra CPU e memoria sta: Nessuna delle altre opzioni. Nella memoria centrale. Nella memoria cache. Nella comunicazione tramite Bus.

045.01. Le memorie cache sono realizzate con: Un unico banco di memoria SRAM. Un banco di memoria SRAM ed un banco di memoria DRAM. Nessuna delle altre opzioni. Un unico banco di memoria DRAM.

045.02. Nell'organizzazione di una memoria cache, il campo etichetta dell'indizzo serve per: Identificare una locazione nella cache. identificare una locazione nel blocco dati del gruppo selezionato nella cache. Identificare un gruppo nella cache. Nessuna delle altre opzioni.

045.03. Nell'organizzazione di una memoria cache, il campo indice dell'indizzo serve per: Identificare un gruppo nella cache. identificare una locazione nel blocco dati del gruppo selezionato nella cache. Identificare una locazione nella cache. Nessuna delle altre opzioni.

045.04. Nell'organizzazione di una memoria cache, il campo spiazzamento dell'indizzo serve per: Identificare una locazione nella cache. identificare una locazione nel blocco dati del gruppo selezionato nella cache. Nessuna delle altre opzioni. Identificare un gruppo nella cache.

045.05. Indicare quali delle seguenti affermazioni è quella sbagliata: Località spaziale: quando viene riferita una locazione di memoria, è probabile che le locazioni vicine vengano anch'esse riferite (in questo tipo di località può essere compresa la località sequenziale). Località Sequenziale: quando viene riferita una locazione di memoria o un blocco di locazioni è molto probabile che negli istanti temporali successivi venga riferita la locazione di memoria o il gruppo di locazioni sequenzialmente successive. Nessuna delle altre opzioni. Località temporale: quando viene riferita una locazione di memoria, è probabile che nel giro di poco tempo venga riferita la stessa locazione.

045.06. La località di può classificare in: Temporale, Intenzionale, Algoritmica. Nessuna delle altre opzioni. Temporale, Spaziale, Intenzionale. Temporale, Spaziale, Algoritmica.

046.01. Il controllore della memoria cache è visto da programmatore come: Nessuna delle altre opzioni. Una periferica. Una interfaccia nello spazio di I/O. Una interfaccia nello spazio di memoria.

046.02. L'immagine mostrata in figura rappresenta: Una memoria dinamica associativa ad insiemi. Una memoria cache associativa per parti. Una memoria dinamica associativa per parti. Una memoria cache associativa ad insiemi.

046.03. Nelle memoria associative ad insiemi l'algoritmo di rimpiazzamento più utilizzato è: MRU. Nessuna delle altre opzioni. SRU. LRU.

046.04. Il controllore della memoria cache si occupa di: Nessuna delle altre opzioni. gestire le operazioni di lettura/scrittura comandate dalla memoria centrale; effettuare tutte le operazioni sulla memoria cache e memoria centrale. gestire le operazioni di lettura/scrittura comandate dal processore; effettuare tutte le operazioni sulla memoria cache. gestire le operazioni di lettura/scrittura comandate dal processore; effettuare tutte le operazioni sulla memoria cache e memoria centrale.

047.01. Con riferimento ad una architettura con bus PCI, specificare quale delle seguenti affermazioni è quella vera: Il processore e le periferiche sono collegati sullo stesso bus PCI, la memoria è collegata sul bus locale. Nessuna delle altre opzioni. Il processore e la memoria sono collegati sullo stesso bus PCI. Il processore e la memoria sono collegati sullo stesso bus locale.

047.02. Con riferimento ad una architettura con bus PCI, come si specifica l'indirizzo di un registro nello spazio di configurazione?. Nessuna delle altre opzioni. Numero del bus, numero della funzione, indirizzo del registro nello spazio pubblico. Numero del bus, numero del dispositivo, indirizzo del registro nello spazio privato. Numero del bus, numero del dispositivo, indirizzo del registro nello spazio pubblico.

047.03. Con riferimento ad una architettura con bus PCI, specificare quale delle seguenti affermazioni è quella vera: Le transazioni sono tutte le operazioni che vengono svolte sul Ponte Ospite-PCI. L'iniziatore è il dispositivo che inizia la transazione sul bus PCI (master del bus). L'obiettivo è il dispositivo che viene indirizzato dalla transazione (slave del bus). In transazioni diverse, un dispositivo può svolgere sia il ruolo di iniziatore sia il ruolo di obiettivo. Un tipico esempio di iniziatore è il ponte Ospite-PCI che si occupa di trasferire dati fra CPU e periferiche. Nessuna delle altre opzioni. Le transazioni sono tutte le operazioni che vengono svolte sul bus PCI. L'iniziatore è il dispositivo che inizia la transazione sul bus PCI (master del bus). L'obiettivo è il dispositivo che viene indirizzato dalla transazione (slave del bus). In transazioni diverse, un dispositivo può svolgere sia il ruolo di iniziatore sia il ruolo di obiettivo. Un tipico esempio di iniziatore è il ponte Ospite-PCI che si occupa di trasferire dati fra CPU e periferiche. Le transazioni sono tutte le operazioni che vengono svolte sul bus PCI. L'iniziatore è il dispositivo che inizia la transazione sul bus PCI (master del bus). L'obiettivo è il dispositivo che viene indirizzato dalla transazione (slave del bus). Nella stessa transazione, un dispositivo può svolgere sia il ruolo di iniziatore sia il ruolo di obiettivo. Un tipico esempio di iniziatore è il ponte Ospite-PCI che si occupa di trasferire dati fra CPU e periferiche.

047.04. Le principali linee del bus PCI sono: il clock di sistema (linea CLK), che è in ingresso a tutti i dispositivi (tutte le altre linee sono campionate sul fronte di salita di CLK); trenta linee AD29-AD0 (Address oppure Data), di ingresso/uscita per tutti i dispositivi; quattro linee C/BE3-C/BE0 (Command oppure Byte Enable), di uscita per i dispositivi iniziatori e di ingresso per i dispositivi obiettivo; una linea /FRAME e una linea /IRDY (Initiator Ready), di uscita per gli iniziatori e di ingresso per gli obiettivi; una linea /TRDY (Target Ready) e una linea /DEVSEL (Device Select), di uscita per i dispositivi obiettivi e di ingresso per i dispositivi iniziatori. il clock di sistema (linea CLK), che è in ingresso a tutti i dispositivi (tutte le altre linee sono campionate sul fronte di salita di CLK); trentadue linee AD31-AD0 (Address oppure Data), di ingresso/uscita per tutti i dispositivi; quattro linee C/BE3-C/BE0 (Command oppure Byte Enable), di ingresso per i dispositivi iniziatori e di uscita per i dispositivi obiettivo; una linea /FRAME e una linea /IRDY (Initiator Ready), di uscita per gli iniziatori e di ingresso per gli obiettivi; una linea /TRDY (Target Ready) e una linea /DEVSEL (Device Select), di uscita per i dispositivi obiettivi e di ingresso per i dispositivi iniziatori. il clock di sistema (linea CLK), che è in ingresso a tutti i dispositivi e al processore (tutte le altre linee sono campionate sul fronte di salita di CLK); trentadue linee AD31-AD0 (Address oppure Data), di ingresso/uscita per tutti i dispositivi; quattro linee C/BE3-C/BE0 (Command oppure Byte Enable), di uscita per i dispositivi iniziatori e di ingresso per i dispositivi obiettivo; una linea /FRAME e una linea /IRDY (Initiator Ready), di uscita per gli iniziatori e di ingresso per gli obiettivi; una linea /TRDY (Target Ready) e una linea /DEVSEL (Device Select), di uscita per i dispositivi obiettivi e di ingresso per i dispositivi iniziatori. il clock di sistema (linea CLK), che è in ingresso a tutti i dispositivi (tutte le altre linee sono campionate sul fronte di salita di CLK); trentadue linee AD31-AD0 (Address oppure Data), di ingresso/uscita per tutti i dispositivi; quattro linee C/BE3-C/BE0 (Command oppure Byte Enable), di uscita per i dispositivi iniziatori e di ingresso per i dispositivi obiettivo; una linea /FRAME e una linea /IRDY (Initiator Ready), di uscita per gli iniziatori e di ingresso per gli obiettivi; una linea /TRDY (Target Ready) e una linea /DEVSEL (Device Select), di uscita per i dispositivi obiettivi e di ingresso per i dispositivi iniziatori.

048.01. Con riferimento ad una architettura con bus PCI, specificare quale delle seguenti affermazioni è quella vera: Ogni dispositivo montato sul bus PCI può realizzare differenti funzioni. A tale scopo, ciascuna funzione deve implementare nello spazio di configurazione del dispositivo un insieme di registri. Alcuni di questi registri sono obbligatori altri sono specifici di ciascuna funzione messa a disposizione dal dispositivo. Tutti i registri di configurazione sono costituiti da uno o più byte consecutivi appartenenti alla stessa parola lunga. Ogni dispositivo montato sul bus PCI può realizzare una sola funzione. A tale scopo, ciascuna funzione deve implementare nello spazio di configurazione del dispositivo un insieme di registri. Alcuni di questi registri sono obbligatori altri sono specifici di ciascuna funzione messa a disposizione dal dispositivo. Tutti i registri di configurazione sono costituiti da uno o più byte consecutivi appartenenti alla stessa parola lunga. Ogni dispositivo montato sul bus PCI può realizzare differenti funzioni. A tale scopo, ciascuna funzione deve implementare nello spazio di configurazione del dispositivo un insieme di registri. Alcuni di questi registri sono obbligatori altri sono specifici di ciascuna funzione messa a disposizione dal dispositivo. Tutti i registri di configurazione sono costituiti da uno o più byte. Nessuna delle altre opzioni.

048.02. L'immagine mostrata in figura rappresenta: Nessuna delle altre opzioni. I principali registri di una funzione implementata da un dispositivo su bus PCI. I principali registri obbligatori di un dispositivo su bus PCI. I principali registri obbligatori di una funzione implementata da un dispositivo su bus PCI.

048.03. Con riferimento ad una architettura con bus PCI, le transazioni nello spazio di configurazione vengono effettuate: Nessuna delle altre opzioni. Dai dispositivi collegati sul bus PCI. Tramite il ponte Ospite-PCI. Direttamente dal processore.

048.04. Con riferimento ad una architettura con bus PCI, specificare quale delle seguenti affermazioni è quella vera: Per la gestione delle transazioni di configurazione, il ponte Ospite-PCI possiede quattro registri da 32 bit posizionati nello spazio di I/O. Nessuna delle altre opzioni. Per la gestione delle transazioni di configurazione, il ponte Ospite-PCI possiede sei registri da 32 bit posizionati nello spazio di I/O. Per la gestione delle transazioni di configurazione, il ponte Ospite-PCI possiede due registri da 32 bit posizionati nello spazio di I/O.

049.01. Nell'architettura con bus PCI express, quale è il dispositivo che assuma una particolare importanza?. Il ponte ospie-PCI. Il bridge. Nessuna delle altre opzioni. Lo switch.

049.02. Con riferimento ad una architettura con bus PCI, quanti piedini per inviare richieste di interruzione ha ciascun dispositivo collegato?. 4. Da 1 a 4. 1. Nessuna delle altre opzioni.

049.03. Con riferimento ad una architettura con bus PCI, è possibile che più funzioni di uno stesso dispositivo PCI effettuino richieste di interruzione tramite lo stesso piedino?. Nessuna delle altre opzioni. Sì, ci sono sempre più funzioni gestite dal dispositivo che usano lo stesso piedino per inviare la richeista di interruzione. A volte. No, non ci sono mai più funzioni gestite dal dispositivo che usano lo stesso piedino per inviare la richeista di interruzione.

049.04. Alcune delle motivazioni più importanti che hanno portato all'introduzione del bus PCI express sono: Non garantisce la compatibilità con vecchi dispositivi. Fornisce una banda limitata per alcune categorie di dispositivi e di dispositivi PCI sono pittosto ingombranti. E' piuttosto ingombrante ed è associato a grossi consumi energetici. Nessuna delle altre opzioni.

049.05. Nell'architettura con bus PCI express la trasmissione dei dati avviene: In maniera seriale. In maniera parallela. A blocchi per linee. Nessuna delle altre opzioni.

050.01. Cosa si intende per accesso diretto alla memoria (DMA). Si tratta di una tecnica che consente al processore il trasferimento dei dati da e verso memoria direttamente. Nessuna delle altre opzioni. Si tratta di una tecnica che consente il trasferimento dei dati fra memoria e le interfacce senza l'intervento continuo del processore. Si tratta di una tecnica che consente al processore il trasferimento dei dati da e verso le interfacce, senza accedere alla memoria centrale.

050.02. Che cosa è il bus mastering?. Nessuna delle altre opzioni. Un tipico esempio di utilizzo del meccanismo delle interruzioni tramite bus PCI. Un tipico esempio di utilizzo del meccanismo delle cache tramite bus PCI. Un tipico esempio di utilizzo del DMA tramite bus PCI.

050.03. Quanti e quali registri utilizza il controllore del DMA in una architettura con solo bus locale?. MAR, IOAR, ADDR e MODER a 32 bit. MAR, IOAR, TCR e MODER a 32 bit. MAR, IOAR, ADDR e MODER a 16 bit. MAR, IOAR, TCR e MODER a 16 bit.

050.04. Dove viene montato il controllore DMA in una architettura con solo bus locale?. A monte dei circuiti di pilotaggio del bus locale nello spazio di memoria. A monte dei circuiti di pilotaggio del bus locale nello spazio di I/O. A valle dei circuiti di pilotaggio del bus locale nello spazio di memoria. A valle dei circuiti di pilotaggio del bus locale nello spazio di I/O.

050.05. I modi previsti per il trasferimento in DMA su bus locale sono: Seriale e parallelo, Singolo e Continuo. Nessuna delle altre opzioni. Singolo e Continuo. Seriale e parallelo.

051.01. Dove viene montato il controllore DMA in una architettura con bus PCI. A monte dei circuiti di pilotaggio del bus locale nello spazio di I/O. Nessuna delle altre opzioni. A monte dei circuiti di pilotaggio del bus locale nello spazio di memoria. A valle dei circuiti di pilotaggio del bus locale nello spazio di I/O.

051.02. Con riferimento al bus mastering, quali delle seguenti affermazioni è falsa?. Nessuna delle altre opzioni. Un qualsivoglia dispositivo collegato al bus PCI può essere scelto come obiettivo della transazione. Una qualsiasi interfaccia sul bus PCI può richiedere di iniziare una transazione scegliendo il ponte Ospite-PCI come arbitro. Tutti i dispositivi collegati al bus PCI possono essere iniziatori di transazione.

051.03. Si consideri l'immagine in figura. Essa rappresenta: L'architettura di un calcolatore con Bus Locale e accesso in DMA. L'architettura di un calcolatore con Bus PCI. Nessuna delle altre opzioni. L'architettura di un calcolatore con Bus PCI e accesso in DMA.

051.04. Cosa succede nel bus mastering in presenza di memoria cache?. I piedini /HOLD e /HOLDA, tramite cui viene gestita la richiesta del bus locale, sono collegati direttamente al controllore della cache. Il piedino /HOLD del processore resta sempre disattivo. I piedini /HOLD e /HOLDA, tramite cui viene gestita la richiesta del bus locale, sono collegati direttamente al controllore della cache. I piedini /HOLD e /HOLDA, tramite cui viene gestita la richiesta del bus locale, sono collegati direttamente al controllore della cache. Il piedino /HOLD del processore resta sempre attivo. Nessuna delle altre opzioni.

051.05. Per il trasferimento in DMA tramite bus mastering deve essere predisposta in memoria, per ogni funzione interessata: Una tabella di buffer. Una tabella di descrittori di funzione. Una tabella di funzioni. Nessuna delle altre opzioni.

052.01. Quali sono le fasi di esecuzione delle e-istruzioni del processore PC. Prelievo, Decodifica, Lettura degli operandi, Esecuzione vera e propria, Scrittura del Risultato. Nessuna delle altre opzioni. Prefetch, Prelievo, Decodifica, Lettura degli operandi, Esecuzione vera e propria. Prefetch, Prelievo, Lettura degli operandi, Esecuzione vera e propria, Scrittura del risultato.

052.02. Come si classificano le e-istruzioni in cui possono essere scomposte le istruzioni del processore PC?. Esse si dividono in : di memoria, di salto e di I/O. Esse si dividono in : operative, di controllo e di verifica. Esse si dividono in: operative, di memoria e di salto. Esse si dividono in : operative, di salto e di verifica.

052.03. Il risultato finale dell'utilizzo della tecnica del pipeline è: L'esecuzione di più istruzioni in parallelo. L'esecuzione di fasi diverse di istruzioni simili in parallelo. L'esecuzione di fasi diverse di istruzioni diverse in parallelo. Nessuna delle altre opzioni.

052.04. Quale è il formato delle e-istruzioni operative?. op dest, src1, src2. Nessuna delle altre opzioni. op src1, src2. op dest, src1.

052.05. Con riferimento alla tecnica del pipeline, come si possono risolvere le alee sul controllo?. Non esistono questi tipi di alee. Facendo una previsione sul risultato del controllo della condizione e continuando a prelevare la e-istruzione prevista. Pilotando il pipeline in maniera fondamentale. Nessuna delle altre opzioni.

053.01. Si consideri l'immagine in figura. Essa rappresenta: La circuiteria per la gestione della pipeline con esecuzione fuori ordine. La circuiteria per la gestione della pipeline. La circuiteria per la gestione della pipeline con esecuzione speculativa. Nessuna delle altre opzioni.

053.02. Cosa sono le stazioni di prenotazione?. Nella tecnica di pipeline gestita con esecuzione fuori ordine, rappresentano quelle circuiterie da cui le e-istruzioni vengono prelevate. Nella tecnica di pipeline gestita con esecuzione fuori ordine, rappresentano quelle circuiterie in cui le e-istruzioni vengono emesse. Nessuna delle altre opzioni. Nella tecnica di pipeline gestita con esecuzione fuori ordine, rappresentano quelle circuiterie in cui le e-istruzioni vengono eseguite.

053.03. Nella tecnica di esecuzione fuori ordine le dipendenze ci possono essere: Sui dati, sul codice e sul controllo. Sui dati, sui nomi e sul controllo. Sul codice, sui nomi e sui salti. Sui nomi, sui salti e sul controllo.

053.04. Nella tecnica di esecuzione fuori ordine: Le e-istruzioni possono sempre essere eseguite in ordine diverso rispetto a quello in cui sono state scritte solo se non ci sono delle incoerenze. Le e-istruzioni possono sempre essere eseguite in ordine diverso rispetto a quello in cui sono state scritte. Le e-istruzioni possono sempre essere eseguite in ordine diverso rispetto a quello in cui sono state scritte solo se non ci sono delle dipendenze. Le e-istruzioni possono sempre essere eseguite in ordine diverso rispetto a quello in cui sono state scritte solo se ci sono le risorse hardware a disposizione.

054.01. Cosa è e dove si usa il buffer di riordino?. Si usa nella tecnica di esecuzione speculativa nello stadio di prenotazione. Si tratta di una struttura dati organizzata come una coda che contiene dei descrittori di e-istruzioni. Nessuna delle altre opzioni. Si usa nella tecnica di esecuzione fuori ordine nello stadio di ritiro. Si tratta di una struttura dati organizzata come una coda che contiene dei descrittori di e-istruzioni. Si usa nella tecnica di esecuzione speculativa nello stadio di ritiro. Si tratta di una struttura dati organizzata come una coda che contiene dei descrittori di e-istruzioni.

054.02. La tecnica dell'esecuzione speculativa, nel pipeline che contempla l'esecuzione fuori ordine: Prevede l'eliminazione della dipendenza sui nomi tramite la rinomina dei registri. Prevede l'eliminazione della dipendenza sui nomi tramite la rinomina dei nomi delle variabili. Nessuna delle altre opzioni. Prevede l'eliminazione della dipendenza sui salti tramite la rinomina dei registri.

054.03. La tecnica dell'esecuzione speculativa, nel pipeline che contempla l'esecuzione fuori ordine: Prevede l'aggiunta dello stadio di prenotazione. Nessuna delle altre opzioni. Non prevede l'aggiunta di nessuno stadio aggiuntivo. Prevede l'aggiunta dello stadio di ritiro.

054.04. La tecnica dell'esecuzione speculativa, nel pipeline che contempla l'esecuzione fuori ordine: Consente di eseguire nel pipeline anche e-istruzioni dipendenti da e-istruzioni di salto non ancora risolte. Consente di eseguire nel pipeline anche e-istruzioni non parallelizzabili. Consente di eseguire nel pipeline anche e-istruzioni con un formato non uniforme. Nessuna delle altre opzioni.

056.01. Quali delle seguenti affermazioni è falsa?. Nelle GPU le unità di controllo sono più di una ma sono molto semplici. Esse servono a gestire i thread (programmi) paralleli e massimizzare il numero di programmi in esecuzione. Nessuna delle altre opzioni. Nelle CPU c'è una sola sofisticata unità di controllo che serve a sfruttare le unità di calcolo per ottimizzare i codici dei programmi sequenziali. Nelle GPU Le memorie sono di dimensione ridotta, ma cercano di superare il problema delle latenze di accesso sfruttando il fatto che si utilizzano multi thread in esecuzione parallela.

056.02. Possono esistere calcolatori basati solo su GPU?. Nessuna delle altre opzioni. In alcuni casi particolari si. Si tratta dei casi un cui alcune GPU possono anche organizzare la distribuzione dei task sulle altre GPU. Sì, l'importante che ci siano le unità di calcolo e le GPU lo sono. No, è sempre necessaria la presenza di una CPU.

056.03. Nelle architetture di calcolo che utilizzano le GPU, come vengono organizzati i thread?. Sono tutti indipendenti fra loro, ma c'e' una organizzazione strutturata in griglia. Sono organizzati gerarchicamente. Nessuna delle altre opzioni. Sono tutti indipendenti fra loro, ma non c'e' una organizzazione strutturata.

056.04. Cosa sono i Thread Processing Clusters (TPC) ?. Sono presenti nelle architetture basata su GPU e gruppi di Streaming Multiprocessor che condividono anche altre circuiterie che servono per applicazioni grafiche e in genere non visibili al programmatore. Sono presenti nelle architetture basata su GPU e gruppi di Streaming Multiprocessor che non condividono anche altre circuiterie fra loro e che servono per applicazioni grafiche e in genere non visibili al programmatore. Sono presenti nelle architetture basata su GPU e sono dei gruppi di processi organizzati gerarchicamente. Sono presenti nelle architetture basata su GPU e sono dei gruppi di thread organizzati gerarchicamente.

056.05. Quali tipologie di memorie sono presenti nelle architetture basata su GPU?. Solo memorie cache. Memorie cache e memorie texture. Nessuna delle altre opzioni. Memorie Globali e Memorie per le costanti.

057.01. In un sistema operativo su sistema multielaborazione: Nessuna delle altre opzioni. Più processi indipendenti possono andare in esecuzione contemporaneamente. Più processi indipendenti possono essere gestiti in contemporaneamente. Più utenti possono contemporaneamente gestire processi indipendenti.

057.02. Con riferimento ai sistemi operativi, specificare quale delle seguenti affermazioni è quella falsa: Nessuna delle altre opzioni. Ogni sistema operativo deve essere utilizzato per uno scopo specifico. I sistemi operativi monoprogrammati gestiscono i programmi in maniera sequenziale, uno alla volta. Non esistono sistemi operativi per la gestione di sistemi real time.

057.03. In un sistema operativo multiprogrammato: Più processi indipendenti possono andare in esecuzione contemporaneamente. Nessuna delle altre opzioni. Più processi indipendenti possono essere gestiti in contemporaneamente. Più utenti possono contemporaneamente gestire processi indipendenti.

057.04. Che cosa è un sistema operativo. Una componente della memoria che ha l'obiettivo di rendere più semplice ed efficace lo sviluppo dei programmi e realizzare politiche di gestione delle risorse Hardware. Una componente del processore che ha l'obiettivo di rendere più semplice ed efficace lo sviluppo dei programmi e realizzare politiche di gestione delle risorse Hardware. Nessuna delle altre opzioni. Un insieme di software che ha l'obiettivo di rendere più semplice ed efficace lo sviluppo dei programmi e realizzare politiche di gestione delle risorse Hardware.

058.01. Con riferimento ai sistemi operativi Batch, specificare quale fra le seguenti affermazioni è quella falsa: Non si dovevano prendere decisioni su come allocare le risorse. Nessuna delle altre opzioni. Non occorreva scegliere il successivo programma da eseguire. Non c'era interazione fra programma e utente.

058.02. Cosa sono i Mainframe?. Sono la componente principale di un sistema operativo batch. Nessuna delle altre opzioni. Sono gli attuali cluster e sistemi cloud. Sono calcolatori elettronici di grosse dimensioni su cui giravano sistemi operativi di tipo batch.

058.03. Cosa sono i sistemi operativi interattivi?. Sono una variante dei sistemi operativi general purpose. Sono una variante dei sistemi operativi real time. Sono una variante dei sistemi operativi time sharing. Nessuna delle altre opzioni.

058.04. Cosa è lo spooling?. Nessuna delle altre opzioni. E' una tecnica che consente l'utilizzo contemporaneo dei programmi. E' una tecnica che consente l'utilizzo contemporaneo delle risorse. E' una tecnica che consente l'utilizzo contemporaneo della memoria.

059.01. Quali sono i principali vantaggi dei sistemi paralleli?. Efficienza, Affidabilità, Velocità. Nessuna delle altre opzioni. Efficienza, Velocità, Disponibilità. Efficienza, Affidabilità, Disponibilità.

059.02. Con riferimento ai sistemi operativi real time, indicare quale fra le seguenti affermazioni è falsa. Sì possono classificare in soft, medium e hard real time. Se le elaborazioni non vengono eseguite entro il limite massimo temporale i risultati non sono più attendibili. Nessuna delle altre opzioni. I sistemi di elaborazione in real-time tempo reale si usano quando è necessario fissare rigidi vincoli di tempo per le operazioni della CPU o per il flusso di dati.

059.03. In una smart TV che tipo di sistema operativo gira?. Un sistema real time. Un sistema embedded. Un sistema monoprogrammato. Un sistema batch.

059.04. I sistemi operativi distribuiti su quali architetture si utilizzano?. Architetture multiprocessore. Cluster. Architetture monoprocessore. Nessuna delle altre opzioni.

060.01. Fra le funzioni visibili all'utente di un sistema operativo quali delle seguenti ne fanno parte?. Tutte quelle che realizzano il criterio di cooperazione. Tutte quelle che realizzano il criterio di efficienza. Nessuna delle altre opzioni. Tutte quelle che realizzano il criterio di convenienza.

060.02. Fra le funzioni non visibili all'utente di un sistema operativo quali delle seguenti ne fanno parte?. Tutte quelle che realizzano il criterio di efficienza. Tutte quelle che realizzano il criterio di cooperazione. Tutte quelle che realizzano il criterio di convenienza. Nessuna delle altre opzioni.

060.03. L'allocazione delle risorse da parte del sistema operativo è gestita da funzioni: Non visibili all'utente. Gestite dall'utente. Nessuna delle altre opzioni. Visibili all'utente.

060.04. Con riferimento alle chiamate di sistema di un sistema operativo, quale fra le seguenti affermazioni è quella falsa?. Una parte delle funzioni svolte dal sistema operativo possono essere disponibili ai programmi scritti dagli utenti attraverso chiamate di sistema. Non possono essere scritte in linguaggi come l'Assembly e il C/C++. Nessuna delle altre opzioni. Esse costituiscono l'interfaccia tra un processo e il sistema operativo.

061.01. La struttura di base di un sistema operativo stratificato è costituita da: Livello Driver Dispositivi, Livello Sistema, Livello dei Sotto Sistemi, Livello API, Livello Applicazione. Livello Driver Dispositivi, Livello Nucleo Livello di Procedura, Livello API, Livello Applicazione. Livello Driver Dispositivi, Livello Nucleo, Livello dei Sotto Sistemi, Livello API, Livello Applicazione. Livello Driver Dispositivi, Livello Sistema, Livello di Procedura, Livello API, Livello Applicazione.

061.02. La struttura di base di un sistema operativo monolitico è costituita da: Programma principale, procedure di servizio e programma utente. Nessuna delle altre opzioni. Programma utente, procedure di servizio e procedure di utlità. Programma principale, procedure di servizio, procedure di utilità.

061.03. La struttura di base di un sistema operativo stratificato è costituita da: Programma principale, procedure di servizio e programma utente. Programma utente, procedure di servizio e procedure di utlità. Nessuna delle altre opzioni. Programma principale, procedure di servizio, procedure di utilità.

061.04. Le macchine virtuali sono: Nessuna delle altre opzioni. Sistemi client-server. Sistemi strutturati in maniera monolitica. Sistemi strutturati a livelli.

061.05. I sistemi cliente-server sono: Sistemi orientati al kernel distrubuito. Sistemi monilitici. Sistemi orientati al microkernel. Nessuna delle altre opzioni.

062.01. Quali sono gli stati in cui si può trovare un processo?. New, Ready, Running, Waiting, Terminate. New, Read, Running, Speeding, Terminate. New, Read, Running, Waiting, Terminate. Nessuna delle altre opzioni.

062.02. Il passaggio dallo stato ready allo stato running di un processo viene effettuato da: Processore. Registro EIP. Dispatcher. Scheduler.

062.03. Quando viene allocata la memoria ad un processo?. Quando passa nello stato running. Quando passa nello stato ready. Quanto entra nello stato new. Nessuna delle altre opzioni.

062.04. Che cosa è il descrittore di processo?. Nessuna delle altre opzioni. E' un metodo del processo in esecuzione che contiene tutte le informazioni che descrivono l'istanza del processo. E' una struttura dati gestita a livello di sistema operativo che contiene tutte le informazioni che descrivono l'istanza del processo. E' una struttura dati del processo in esecuzione che contiene tutte le informazioni che descrivono l'istanza del processo.

062.05. Quale fra i seguenti elementi non fa parte dell'istanza di un processo: La pila e lo heap. Il codice sorgente caricato in memoria. Valore dei Registri della CPU. Il codice oggetto caricato in memoria.

062.06. Che cosa è un processo?. E' un programma scritto in un linguaggio ad alto livello. E' un programma in codice oggetto. Nessuna delle altre opzioni. E' un programma in esecuzione in memoria.

062.07. Quando un processo può passare dallo stato waiting allo stato running?. Nessuna delle altre opzioni. Quando si verifica un particolare evento. Quando si conclude il completamento di un I/O. Quando lo decide lo scheduler.

062.08. Quali fra le seguenti attività relative ai processi non viene gestita dal sistema operativo. Nessuna delle altre opzioni. Meccanismi di sincronizzazione ed interruzione. Scheduling dei processi. Creazione e cancellazione.

063.01. Con riferimento allo scheduling dei processi, indicare quale fra le seguenti descrizioni è quella falsa: Ogni processo si può caratterizzare come avente una prevalenza di I/O o una prevalenza di elaborazione. Si distinguono: processi I/O bound, processi che fanno poche richieste di I/O; processi CPU bound, processi che richiedono maggior tempi di calcolo e fanno poche richieste di I/O. Ogni processo si può caratterizzare come avente una prevalenza di I/O o una prevalenza di elaborazione. Si distinguono: processi I/O bound, processi che fanno molte richieste di I/O; processi CPU bound, processi che richiedono maggior tempi di calcolo e fanno poche richieste di I/O. Ogni processo si può caratterizzare come avente una prevalenza di I/O o una prevalenza di elaborazione. Si distinguono: processi I/O bound, processi che fanno molte richieste di I/O; processi CPU bound, processi che richiedono minori tempi di calcolo e fanno poche richieste di I/O". Nessuna delle altre opzioni.

063.02. Con riferimento allo scheduling dei processi, indicare quale fra le seguenti descrizioni è quella falsa: - Lo scheduler a lungo termine si differenzia da quello a breve termine principalmente per la frequenza con la quale sono essi entrano in azione. - Lo scheduler a breve termine seleziona poco frequentemente un nuovo processo a cui assegnare la CPU, per questo motivo deve essere molto veloce per ottimizzare le prestazioni del sistema. - Lo scheduler a lungo termine viene eseguito più frequentemente e a causa del maggior intervallo che intercorre tra le esecuzioni dei processi, dispone di meno tempo per scegliere un processo per l'esecuzione. Esistono tre tipologie di scheduler: a breve termine, a lungo termine a medio termine. - Lo scheduler a medio termine non è presente in tutti i sistemi operativi; - Questo scheduler rimuove i processi già in memoria da troppo tempo per ridurre il grado di multiprogrammazione (swap out) per poi reintrodurli successivamente e far riprendere la loro esecuzione dal punto in cui era stata abbandonata (swap in). - Lo scheduler a lungo termine si differenzia da quello a breve termine principalmente per la frequenza con la quale sono essi entrano in azione. - Lo scheduler a breve termine seleziona frequentemente un nuovo processo a cui assegnare la CPU, per questo motivo deve essere molto veloce per ottimizzare le prestazioni del sistema. - Lo scheduler a lungo termine viene eseguito più raramente e a causa del maggior intervallo che intercorre tra le esecuzioni dei processi, dispone di più tempo per scegliere un processo per l'esecuzione.

063.03. Nei sistemi operativi multiprogrammati si hanno le seguenti code dei processi: Job queue, running queue, waiting queue. Job queue, ready queue, waiting queue. Running queue, waiting queue. Waiting queue, ready queue.

063.04. In generale, nel contesto dei sistemi operativi, quali fra le seguenti code di processi non esiste?. La coda dei processi terminati. La coda dei processi in attesa di essere eseguiti. La coda dei processi in attesa che termini una richiesta di I/O. La coda dei processi in attesa di allocare memoria.

064.01. Nel sistema operativo UNIX la terminazione di un processo può avvenire: Normalmente, in maniera anomala, per volonta dello scheduler. Normalmente, in maniera anomala, per volonta dei un altro processo. Normalmente, in maniera anomala, per volonta del sistema operativo. Nessuna delle altre opzioni.

064.02. Con riferimento alla creazione dei processi (processo padre che genera un processo figlio), indicare quale delle seguenti descrizioni è quella falsa: Nel sistema operativo UNIX, si può creare un nuovo processo per mezzo della chiamata di sistema fork( ). Nessuna delle altre opzioni. Il processo figlio generato con la primitiva fork() è composto di una copia dello spazio degli indirizzi del processo genitore. In questa maniera i due processi possono comunicare senza difficoltà. Entrambi i processi (genitore e figlio) continuano l'esecuzione all'istruzione successiva alla chiamata di sistema fork( ): la chiamata di sistema fork ( ) riporta il valore del proprio PID nel nuovo processo (il figlio) e riporta l'identificatore del processo figlio nel processo genitore.

064.03. Quale delle seguenti affermazioni sulla funzione fork() e' vera?. Il padre termina la sua esecuzione immediatamente. Il PID del figlio e' uguale al PID del padre. La chiamata restituisce 0 in caso di errore. La chiamata restituisce -1 in caso di errore.

064.04. Con riferimento alla creazione dei processi (processo padre che genera un processo figlio), indicare quale delle seguenti affermazioni è quella falsa: Nessuna delle altre opzioni. Spazio di indirizzamento del nuovo processo: se lo spazio di indirizzamento è uguale, allora il figlio è una copia identica del padre; se è diverso il figlio esegue un programma diverso. Condivisione delle risorse: un figlio ottiene le proprie risorse direttamente ed esclusivamente dal sistema operativo. Modello di esecuzione: il processo padre e i processi figlio possono essere eseguiti in modo concorrente ognuno per conto suo, oppure in modo sequenziale (il padre si ferma in attesa che i figli terminino la loro esecuzione). L'implementazione dipende dalle scelte del programmatore.

064.05. In ambiente UNIX cosa è il processo init()?. E' il processo di PID uno che si occupa di organizzare tutti i processi che finiscono la loro esecuzione. Nessuna delle altre opzioni. E' il processo di PID zero che si occupa di gestire i processi orfani e la loro terminazione. Esso è il padre di tutti i processi, gestisce il lancio di tutti i programmi per rendere attivo il sistema operativo. Il suo PID è sempre uno e gestisce i processi orfani.

065.01. La gestione dei thread a livello kernel prevede la mappatura sul sistema operativo secondo quale modello?. Nessuna delle altre opzioni. Uno ad uno. Molti a molti. Molti a uno.

065.02. La gestione dei thread a livello utente prevede la mappatura sul sistema operativo secondo quale modello?. Uno ad uno. Molti a uno. Molti a molti. Nessuna delle altre opzioni.

065.03. Queli fra i seguenti vantaggi non è tipico della programmazione multi-thread?. Nessuna delle altre opzioni. Tempi di risposta più rapidi. Ottimizzazione della condivizione delle risorse. Aumento del gradi di parallelismo.

065.04. Cosa condividono i thread di uno stesso processo?. Codice, dati, file, registri e pila. Codice, registri e dati. Registri e pila. Codice, dati e file.

065.05. Che cosa è un thread?. Un thread è l'unità di base d'uso della CPU e comprende un identificatore di thread (ID), un contatore di programma e una pila (stack). Un thread è l'unità di base d'uso della CPU e comprende un identificatore di thread (ID), un contatore di programma, un insieme di registri, una pila (stack) e il codice oggetto. Un thread è l'unità di base d'uso della CPU e comprende un identificatore di thread (ID), un contatore di programma, un insieme di registri, e una pila (stack). Un thread è l'unità di base d'uso della CPU e comprende un identificatore di thread (ID), un insieme di registri, e una pila (stack).

066.01. in generale, quale può essere considerato come migliore indice per valutare le prestazioni degli algoritmi di scheduling?. L'indice di produttività. Il tempo di utilizzo della CPU, che dovrebbe essere portato al 100%. Il tempo di completamento. Il tempo di attesa nella coda dei processi pronti.

066.02. Di cosa si occupa il dispacher?. Effettua il cambio di contesto, passa alla modalità utente e salta nella posizione giusta del programma utente per riavviarne l'esecuzione. Decide quale processo mandare in esecuzione fra quelli nella coda dei processi pronti. Passa alla modalità sistema, effettua il cambio di contesto e salta nella posizione giusta del programma utente per riavviarne l'esecuzione. Nessuna delle altre opzioni.

066.03. Cosa si intende per troughput?. Il numero di processi che completano la loro esecuzione per unità di tempo. Il numero di processi che hanno prodotto risultati nell'unità di tempo. Il numero di processi che sono andati in esecuzioni nell'unità di tempo. Nessuna delle altre opzioni.

066.04. In quali circostanze non parte lo scheduler della CPU?. Quando un processo passa da stato running a stato ready. Quando un processo passa da stato running a stato waiting. Quando un processo passa da stato waiting a stato ready. Nessuna delle altre opzioni.

067.01. Con riferimento allo scheduling della CPU, l'algoritmo Round Robin quale politica segue?. I processi vengono eseguiti per un intervallo di tempo definito dal sistema. Dopo tale intervallo il processo viene inserito in fondo alla coda dei processi pronti e la CPU viene assegnata al prossimo processo prelevato dalla testa della coda. Il primo processo ad essere eseguito è quello con minor tempo di esecuzione, cioè quello con CPU burst più breve. Il primo processo che si trova nella coda dei processi pronti da più tempo viene servito. I processi vengono eseguiti per un intervallo di tempo definito dal sistema. Dopo tale intervallo il processo viene inserito in testa alla coda dei processi pronti e la CPU viene assegnata al prossimo processo prelevato dalla testa della coda.

067.02. Cosa significa che l'algoritmo di scheduling della CPU Shortest Job Firs può essere preemptive?. il processo che è nello stato running continua la sua esecuzione finché non la interrompe volontariamente. Tutti i processi che arrivano durante la sua esecuzione vengono inseriti in coda indipendentemente dalla lunghezza del loro CPU burst. Se arriva un processo nella coda con lunghezza di CPU burst inferiore a quella rimasta da eseguire al processo nello stato running, il sistema operativo esegue un context switch tra i due processi. il processo che è nello stato running continua la sua esecuzione finché non la interrompe volontariamente. Tutti i processi che arrivano durante la sua esecuzione vengono inseriti in coda in base alla lunghezza del loro CPU burst. Nessuna delle altre opzioni.

067.03. Con riferimento allo scheduling della CPU, l'algoritmo Shortest Job First quale politica segue?. Il primo processo che si trova nella coda dei processi bloccati da più tempo viene servito. Il primo processo che si trova nella coda dei processi pronti da più tempo viene servito. Il primo processo ad essere eseguito è quello con minor tempo di esecuzione, cioè quello con CPU burst più breve. Il primo processo ad essere eseguito è quello con minor tempo di attesa.

067.04. Con riferimento allo scheduling della CPU, l'algoritmo First-Come First-Served quale politica segue?. Il primo processo ad essere eseguito è quello con minor tempo di attesa. Il primo processo che si trova nella coda dei processi bloccati da più tempo viene servito. Il primo processo ad essere eseguito è quello con minor tempo di esecuzione, cioè quello con CPU burst più breve. Il primo processo che si trova nella coda dei processi pronti da più tempo viene servito.

068.01. Come può avvenire la cooperazione fra processi?. Nessuna delle altre opzioni. Tramite la condivisione della memoria e di risorse hardware. Tramite lo scambio di messaggi o la condivisione della memoria. Tramite lo scambio di messaggi e la condivisione di risorse hardware.

068.02. Con riferimento al concetto di cooperazione fra processi, indicare quale delle seguenti affermazioni è quella falsa: Aumenta il grado di parallelismo; esistono attività non sequenziali ma costituite da sotto attività che possono essere svolte concorrentemente (per esempio scrittura, stampa e compilazione) e per questo devono cooperare e sincronizzarsi. Può avvenire solo tramite meccanismi basati sulla condivisione di risorse. Consente la condivisione delle informazioni tra i processi cooperanti; per esempio se due utenti devono condividere codice o dati i processi devono cooperare. Modularizza il sistema; l'organizzazione a moduli semplifica il sistema. Ogni modulo può corrispondere a un processo o un tread, l'insieme dei quali costituisce un unico programma.

068.03. Il sistema produttore consumatore è un esempio di cooperazione dei processi secondo il modello a: Scambio di messaggi e condivisione di memoria. Condivisione di memoria. Nessuna delle altre opzioni. Scambio di messaggi.

068.04. Con riferimento al modello di cooperazione dei processi a scambio di messaggi, indicare quale fra le seguenti affermazioni è quella falsa: La comunicazione puà avvenire in maniera diretta o in maniera indiretta. Si basa su due operazioni fondamentali: send(message) e receive(message). Consente anche la condivisione della memoria. Nessuna delle altre opzioni.

069.01. Cosa è la race condition?. Si parla di race condition quando più processi accedono e manipolano dati diversi ed indipendenti e l'esito non varia a seconda dell'ordine con il quale avvengono gli accessi. Si parla di race condition quando più processi accedono e manipolano dati diversi ed indipendenti e l'esito varia a seconda dell'ordine con il quale avvengono gli accessi. Nessuna delle altre opzioni. Si parla di race condition quando più processi accedono e manipolano gli stessi dati concorrentemente e l'esito varia a seconda dell'ordine con il quale avvengono gli accessi.

069.02. Cosa è la sezione critica?. E' la parte di codice di un programma in cui il corrispondente processo non sa come procedere se non riceve degli input esterno. E' la parte di codice di un programma in cui il corrispondente processo attende il risultato di una operazione esterna. E' la parte di codice di un programma in cui il corrispondente processo può accedere a risorse comuni o modificare dati comuni ad altri processi. Nessuna delle altre opzioni.

069.03. La sezione critica di un programma deve essere eseguita: In maniera mutuamente esclusiva. In maniera mutuamente inclusiva. In maniera totalmente esclusiva. Nessuna delle altre opzioni.

069.04. Come si garantisce l'atomicità delle operazioni nelle sezioni critiche nei sistemi monoprocessore?. Disabilitando le interruzioni. Abilitando le interruzioni mascherabili. Usando un processo kernel. Lanciando una richiesta di interruzione.

070.01. Con riferimento ai semafori mutex, indicare quale è il codice che implementa correttamente una sezione critica: sem mutex = 0; do { signal(mutex); // entry section <sezione critica> wait(mutex); // exit section <sezione non critica> }. sem mutex = 1; do { wait(mutex); // entry section <sezione critica> signal(mutex); // exit section <sezione non critica> }. sem mutex = 1; do { signal(mutex); // entry section <sezione critica> wait(mutex); // exit section <sezione non critica> }. sem mutex = 0; do { wait(mutex); // entry section <sezione critica> signal(mutex); // exit section <sezione non critica> }.

070.02. Con riferimento ai semafori, indicare quale è il codice che implementa correttamente la funzione signal(): Nessuna delle altre opzioni. void signal (sem s){while (s ≤ 0) {} s++; }. void signal (sem s){ s--; }. void signal (sem s){ s++; }.

070.03. Con riferimento ai semafori, indicare quale è il codice che implementa correttamente la funzione wait(): void wait (sem s){ while (s ≤ 0) {} s++; }. void wait (sem s){ while (s > 0) {} s++; }. void wait (sem s){ while (s > 0) {} s--; }. void wait (sem s){ while (s ≤ 0) {} s--; }.

070.04. Come si realizza la signal nella gestione dei semafori con processi bloccanti?. signal(semaforo *s){ s->valore--; if (s->valore ≤ 0) then { /* rimuove un processo p dalla coda del semaforo */ wakeup(p); } }. signal(semaforo *s){ wakeup(p); s->valore--; if (s->valore ≤ 0) then { /* rimuove un processo p dalla coda del semaforo */ ; } }. signal(semaforo *s){ s->valore++; if (s->valore < 0) then { /* rimuove un processo p dalla coda del semaforo */ wakeup(p); } }. signal(semaforo *s){ s->valore++; if (s->valore ≤ 0) then { /* rimuove un processo p dalla coda del semaforo */ wakeup(p); } }.

071.01. Con riferimento ai monitor, indicare quale fra le seguenti descrizioni è quela vera: Si tratta di un tipo di dato astratto che al suo interno incapsula dati privati. L'accesso a tali dati avviene solo attraverso metodi pubblici. Si tratta di un tipo di dato astratto che al suo interno incapsula dati pubblici L'accesso a tali dati avviene solo attraverso metodi pubblici. Si tratta di un tipo di dato astratto che al suo interno incapsula dati pubblici. L'accesso a tali dati avviene solo attraverso metodi privati. Nessuna delle altre opzioni.

071.02. E' possibile realizzare i monitor utilizzando i semafori?. Si, utilizzando un semaforo mutex inizializzato a zero. No. Nessuna delle altre opzioni. Si, utilizzando un semaforo mutex inizializzato a uno.

071.03. Con riferimento ai monitor, indicare quale fra le seguenti descrizioni è quela vera: I metodi del monitor consentono avere come argomento i dati condivisi da più processi e le operazioni definite su di loro sono contraddistinti dalla semplicità di accesso. I metodi del monitor consentono avere come argomento i dati condivisi da più processi e le operazioni definite su di loro sono contraddistinti dalla mutua esclusione. Nessuna delle altre opzioni. I metodi del monitor consentono avere come argomento i dati pubblici di un processo e le operazioni definite su di loro sono contraddistinti dalla mutua esclusione.

071.04. Con riferimento ai monitor, indicare quale fra le seguenti descrizioni è quela vera: Il vantaggio nell'utilizzo del monitor deriva dal fatto che non si deve codificare esplicitamente alcun meccanismo per realizzare la mutua esclusione, giacché il monitor permette che un solo processo sia attivo al suo interno. Nessuna delle altre opzioni. Il vantaggio nell'utilizzo del monitor deriva dal fatto che si devono codificare esplicitamente meccanismi per realizzare la mutua esclusione, giacché il monitor permette che più processi siano attivi al suo interno. Il vantaggio nell'utilizzo del monitor deriva dal fatto che non si deve codificare esplicitamente alcun meccanismo per realizzare la mutua esclusione, giacché il monitor permette che più processi siano attivi al suo interno.

072.01. Indicare quale è l'implementazione corretta del processo produttore utilizzando i semafori: sem mutex = 0; sem full = 1; sem empty = n; void producer(void) { ..... do { wait(empty); //se il buffer è pieno aspetta wait(mutex); //blocca la risorsa signal(mutex); signal(full); } while (1); }. sem mutex = 1; sem full = 0; sem empty = n; void producer(void) { ..... do { wait(empty); //se il buffer è pieno aspetta wait(mutex); //blocca la risorsa signal(mutex); signal(full); } while (1); }. Nessuna delle altre opzioni. sem mutex = 1; sem full = 0; sem empty = 0; void producer(void) { ..... do { wait(empty); //se il buffer è pieno aspetta wait(mutex); //blocca la risorsa signal(mutex); signal(full); } while (1); }.

072.02. Come si può risolvere il problema dei cinque filosofi con i semafori?. Una possibile soluzione prevede che ogni bacchetta sia rappresentata con un semaforo. Quando un filosofo vuole afferrare una bacchetta, esegue una operazione wait() sul corrispondente semaforo. Quando ha finito di utilizzarla esegue una signal() sul semaforo corrispondente. Quindi, i dati condivisi sono un vettore di cinque elementi di semafori, dove ogni elemento è inizializzato ad uno. Una possibile soluzione prevede che ogni bacchetta sia rappresentata con un semaforo. Quando un filosofo vuole afferrare una bacchetta, esegue una operazione signal() sul corrispondente semaforo. Quando ha finito di utilizzarla esegue una waitl() sul semaforo corrispondente. Quindi, i dati condivisi sono un vettore di cinque elementi di semafori, dove ogni elemento è inizializzato a zero. Una possibile soluzione prevede che ogni bacchetta sia rappresentata con un semaforo. Quando un filosofo vuole afferrare una bacchetta, esegue una operazione wait() sul corrispondente semaforo. Quando ha finito di utilizzarla esegue una signal() sul semaforo corrispondente. Quindi, i dati condivisi sono si gestiscono con un semaforo inizializzato con il valore 5. Nessuna delle altre opzioni.

072.03. Indicare quale è l'implementazione corretta del processo consumatore utilizzando i semafori: void consumer(void) { sem mutex = 0; sem full = 0; sem empty = n; do { wait(full); //se il buffer è vuoto aspetta wait(mutex); signal(mutex); signal(empty); } while (1); }. void consumer(void) { sem mutex = 1; sem full = 0; sem empty = 0; do { wait(full); //se il buffer è vuoto aspetta wait(mutex); signal(mutex); signal(empty); } while (1); }. Nessuna delle altre opzioni. void consumer(void) { sem mutex = 1; sem full = 0; sem empty = n; do { wait(full); //se il buffer è vuoto aspetta wait(mutex); signal(mutex); signal(empty); } while (1); }.

073.01. Il sistemi operativi UNIX-based seguono il paradigma a: Condivisione di memoria. Scambio di messaggi. Scambio di memoria. Condivisione di messaggi.

074.01. In un sistema operativo UNIX come si può creare un nuovo processo?. Utilizzando la primitiva GenerateChild(). Nessuna delle altre opzioni. Utilizzando la primitiva fork(). Utilizzando la primitiva GenerateProcess().

074.02. In ambiente UNIX la la syscall _exit(), o la library call exit() servono per: Nessuna delle altre opzioni. Terminare implicitamente un processo. Terminare esplicitamente un processo. Iniziare esplicitamento un nuovo processo dopo l'uscita da un processo.

075.01. Cosa è lo swapping dei processi?. Si tratta del procedimento di avvicendamento dei processi dalla CPU alla coda dei processi bloccati. Si tratta del procedimento di avvicendamento dei processi dalla CPU alla coda dei processi pronti. Nessuna delle altre opzioni. Si tratta del procedimento di avvicendamento dei processi dalla memoria centrale alla memoria di massa.

075.02. Cosa si intende per indirizzi virtuali?. Nessuna delle altre opzioni. Sono quelli gestiti dalla MMU (Main Memory Unit) e caricati nel registro MAR (memory address register). Sono gli indirizzi logici gestiti nei sistemi che realizzano l'associazione fra spazio degli indirizzi logici e spazio degli indirizzi fisici in fase di esecuzione. Sono quelli caricati nel registro EBP.

075.03. Cosa si intende per indirizzi fisici?. Nessuna delle altre opzioni. Sono quelli generati da un programma in esecuzione sulla CPU. Sono quelli gestiti dalla MMU (Main Memory Unit) e caricati nel registro MAR (memory address register). Sono quelli caricati nel registro EBP.

075.04. Cosa si intende per indirizzi logici?. Nessuna delle altre opzioni. Sono quelli generati da un programma in esecuzione sulla CPU. Sono quelli visti dalla MMU (Main Memory Unit) e caricati nel registro MAR (memory address register). Sono quelli caricati nel registro EBP.

075.05. Quando il codice oggetto di un programma si dice rilocabile?. Quando il sistema operativo sa già in fase di scrittura del codice dove risiederà il programma in memoria. Quando il sistema operativo sa già in fase di caricamento dove risiederà il programma in memoria. Quando il sistema operativo sa già in fase di compilazione dove risiederà il programma in memoria. Nessuna delle altre opzioni.

076.01. Quali dei seguenti algoritmi non è classicamente utilizzato per l'allocazione di memoria in sistemi multi programmati?. Best Fit. Worst Fit. First Fit. Random Fit.

076.02. Come si può implementare un meccanismo di protezione della memoria in sistemi mono programmati?. Utilizzando il registro indice e il registro limite. Utilizzando il registro indice e il registro base. Utilizzando il registro base e il registro limite. Nessuna delle altre opzioni.

076.03. Nei sistemi operativi multi programmati la memoria come può essere gestita?. Nessuna delle altre opzioni. Solo con partizioni variabili. Solo con partizioni fisse. Con partizioni fisse o con partizioni variabili.

077.01. Cosa si intende per frammentazione esterna della memoria?. E' il problema tipico il cui è disponibile lo spazio totale per soddisfare una richiesta di allocazione di memoria ad un processo, ma non è contiguo. E' il tipico problema in cui la memoria allocata ad un processo è leggermente maggiore della memoria richiesta. La memoria in più allocata non viene impiegata ma non può essere allocata a nessun altro processo. Nessuna delle altre opzioni. E' il tipico problema in cui non c'e' abbastanza memoria a disposizione da allocare ad un processo. La sua memoria viene quindi frammentata.

077.02. Cosa si intende per frammentazione interna della memoria?. Nessuna delle altre opzioni. E' il problema tipico il cui è disponibile lo spazio totale per soddisfare una richiesta di allocazione di memoria ad un processo, ma non è contiguo. E' il tipico problema in cui la memoria allocata ad un processo è leggermente maggiore della memoria richiesta. La memoria in più allocata non viene impiegata ma non può essere allocata a nessun altro processo. E' il tipico problema in cui non c'e' abbastanza memoria a disposizione da allocare ad un processo. La sua memoria viene quindi frammentata.

077.03. Quale è il principale responsabile della frammentazione esterna della memoria?. La multiprogrammazione. Lo swapping dei processi che richiedono memoria di dimensione diversa. Nessuna delle altre opzioni. Meccanismi di allocazione di blocchi di memoria di dimensioni prefissate.

077.04. Quale è il principale responsabile della frammentazione interna della memoria?. Lo swapping dei processi che richiedono memoria di dimensione diversa. Meccanismi di allocazione di blocchi di memoria di dimensioni prefissate. La multiprogrammazione. Nessuna delle altre opzioni.

077.05. Che cosa sono i frame?. Blocchi di memoria logica tutti della stessa dimensione prefissata. Blocchi di memoria fisica di dimensioni diverse. Nessuna delle altre opzioni. Blocchi di memoria fisica tutti della stessa dimensione prefissata.

077.06. Che cosa sono le pagine di memoria?. Blocchi di memoria logica tutti della stessa dimensione prefissata. Nessuna delle altre opzioni. Blocchi di memoria fisica tutti della stessa dimensione prefissata. Blocchi di memoria fisica di dimensioni diverse.

077.07. Che cosa è la tabella delle pagine?. Una struttura dati implementata in hardware la tabella delle pagine, che consente di mappare pagine logiche in pagine fisiche. Nessuna delle altre opzioni. Una struttura dati implementata in hardware la tabella delle pagine, che consente di mappare pagine fisiche in pagine logiche. Una struttura dati implementata in software la tabella delle pagine, che consente di mappare pagine logiche in pagine fisiche.

077.08. In una architettura che utilizza il meccanismo di paginazione come si genera l'indirizzo fisico da quello logico?. Si usa la parte più significativa (selettore) dell'indirizzo logico per identificare la base dell'indirizzo fisico dalla tabella delle pagine. La parte più significativa dell'indirizzo fisico è rappresentato dalla base e la parte meno significativa dall'offset dell'indirizzo logico. Si usa la parte più significativa (selettore) dell'indirizzo logico per identificare la base dell'indirizzo fisico dalla tabella delle pagine. La parte più significativa dell'indirizzo fisico è rappresentato dall'offset dell'indirizzo logico e la parte meno significativa dalla base estratta dalla tabella delle pagine. Nessuna delle altre opzioni. Si usa la parte meno significativa (selettore) dell'indirizzo logico per identificare la base dell'indirizzo fisico dalla tabella delle pagine. La parte più significativa dell'indirizzo fisico è rappresentato dalla base e la parte meno significativa dall'offset dell'indirizzo logico.

078.01. Nel contesto della memoria paginata, a cosa serve il bit di protezione?. Per determinare su una pagina si può leggere e scrivere oppure soltando leggere. Nessuna delle altre opzioni. Per determinare se una pagina appartiene a più processi. Per determinare se una pagina è legale.

078.02. Cosa succede al contentuto di una TLB (translation look-aside buffer) quando c'è un cambiamento di contesto?. Nessuna delle altre opzioni. Il suo contenuto viene salvato nel PCB. Se ne aggiorna il contenuto. Il suo contenuto deve essere invalidato.

078.03. Cosa è la TLB (translation look-aside buffer)?. Nessuna delle altre opzioni. Si utilizza per velocizzare la ricerca nella tabelle delle pagine. Essa è una memoria associativa ad alta velocità. Si utilizza nello scheduling dei processi per cercare velocemente i processi da mandare in esecuzione. Essa è una memoria associativa ad alta velocità. Si utilizza nello scheduling della per cercare velocemente la memoria da allocare ai processi. Essa è una memoria associativa ad alta velocità.

079.01. Con riferimento alla segmentazione della memoria, indicare quale fra le seguenti descrizioni è quella falsa: Il meccanismo di segmentazione non consente la condivisione di porzioni di memoria da parte di processi diversi. Per ciascun segmento, viene specificata una coppia ordinata di valori: la base del segmento (specifica l'indirizzo in memoria fisica dove comincia il segmento) e il limite del segmento (specifica la lunghezza del segmento). Nessuna delle altre opzioni. Per la realizzazione della segmentazione si utilizzano due registri della CPU: 1) Il registro Segment-Table Base Register (STBR), che punta alla locazione in memoria della tabella dei segmenti, 2) Il registro Segment-Table Length Register (STLR), che indica il numero di segmenti utilizzati dal programma.

079.02. Che cosa è la segmentazione della memoria?. La segmentazione è un meccanismo predisposto a livello architetturale per suddividere l'intero spazio di memoria lineare in sottospazi protetti e della stessa dimensione chiamati segmenti. Nessuna delle altre opzioni. La segmentazione è un meccanismo predisposto a livello architetturale per suddividere l'intero spazio di memoria lineare in sottospazi protetti e di dimensioni ridotte chiamati segmenti. La segmentazione è un meccanismo predisposto a livello software per suddividere l'intero spazio di memoria lineare in sottospazi protetti e di dimensioni ridotte chiamati segmenti.

079.03. Che tipo di problema consente di risolvere la segmentazione?. Allocazione dinamica dei processi. Frammentazione Interna ed Esterna. Frammentazione della memoria secondaria. Nessuna delle altre opzioni.

080.01. Che cosa è il page fault trap?. Nessuna delle altre opzioni. E' una eccezione che viene inviata al processore quando un processo tenta l'accesso ad una pagina non condivisa. E' una eccezione che viene inviata al processore quando un processo tenta l'accesso ad una pagina non caricata in memoria centrale. E' una eccezione che viene inviata al processore quando un processo tenta l'accesso ad una pagina non autorizzata.

080.02. Quale è la filosofia alla base della memoria virtuale?. Consente di usare la memoria secondaria per eseguire i processi, effettuando il fetch delle istruzioni direttamente dal disco. Consente di usare lo spazio di I/O come uno spazio di memoria. Nessuna delle altre opzioni. Tale meccanismo consente l'esecuzione di processi non contenuti interamente nella memoria.

080.03. Con riferimento alla memoria virtuale, quale delle seguenti descrizioni è falsa?. Usando la memoria virtuale diminuiscono i tempi di caricamento dei programmi in memoria. Usando la memoria virtuale non si separa la memoria logica, vista dall'utente, dalla memoria fisica: gli indirizzi logici corrispondono agli indirizzi fisici. SI aumenta il parallelismo delle esecuzioni, con una conseguente crescita della produttività della CPU; poiché ogni singolo processo occupa meno memoria fisica, più programmi possono essere eseguiti contemporaneamente. La programmazione non è più vincolata dalla quantità di memoria fisica disponibile; si possono scrivere programmi per uno spazio di indirizzi virtuali molto grande.

080.04. Che cosa è il paginatore?. Nessuna delle altre opzioni. E' un modulo del sistema operativo che si occupa della paginazione su richiesta e si occupa del passaggio delle pagine dalla memoria principale alla memoria di massa e viceversa. E' un modulo del sistema operativo che si occupa di implementare il meccanismo di paginazione. E' un modulo del sistema operativo che si occupa di gestire la tabella delle pagine.

081.01. Quando si verifica un page fault trap occorre sempre effettuare un trasferimento di pagine dalla memoria di massa alla memoria fisica. Vero. Nessuna delle altre opzioni. Dipende dal valore del bit di validità nella tabella delle pagine in corrispondenza del riferimento di pagina considerato. Dipende dal valore del bit dirty nella tabella delle pagine in corrispondenza del riferimento di pagina considerato.

081.02. Che cosa è la paginazione su richiesta pura?. Si parla di paginazione su richiesta pura quando un processo che viene mandato in esecuzione carica al principio solo due pagine in memoria centrale (quella dei dati e quella del codice). Si parla di paginazione su richiesta pura quando un processo che viene mandato in esecuzione non carica al principio alcuna pagina in memoria centrale. Si parla di paginazione su richiesta pura quando un processo che viene mandato in esecuzione carica al principio solo una pagina in memoria centrale (quella del codice). Nessuna delle altre opzioni.

081.03. Cosa succede nell'ultimo passo di gestione del page fault trap?. Il processo che è stato bloccato dall'eccezione riprende il controllo della CPU e riparte dalla istruzione successiva rispetto a quella che è stata interrotta. A questo punto il processo può accedere alla pagina come se questa fosse già presente in memoria. Il processo che è stato bloccato dall'eccezione riprende il controllo della CPU e riparte riavviando l'istruzione interrotta. A questo punto il processo può accedere alla pagina direttamente nella memoria secondaria. Il processo che è stato bloccato dall'eccezione riprende il controllo della CPU e riparte riavviando l'istruzione interrotta. A questo punto il processo può accedere alla pagina come se questa fosse già presente in memoria. Nessuna delle altre opzioni.

082.01. Quale è l'idea che sta alla base dell'algoritmo LRU di rimpiazzamento delle pagine di memoria?. Tale algoritmo il sistema interpreta il futuro sulla base delle informazioni passate e seleziona la pagina non utilizzata da più lungo tempo, supponendo che non sia più utile. Tale algoritmo di prefigge di rimpiazzare sempre l'ultima pagina riferita. Tale algoritmo si prefigge di sostituire la pagina che non sarà utilizzata per più tempo. Nessuna delle altre opzioni.

082.02. Quale è l'idea che sta alla base dell'algoritmo ottimo di rimpiazzamento delle pagine di memoria?. Tale algoritmo si prefigge di sostituire la pagina che non sarà utilizzata per più tempo. Tale algoritmo il sistema interpreta il futuro sulla base delle informazioni passate e seleziona la pagina non utilizzata da più lungo tempo, supponendo che non sia più utile. Nessuna delle altre opzioni. Tale algoritmo di prefigge di rimpiazzare sempre l'ultima pagina riferita.

083.01. Con riferimento all'algoritmo ottimale di rimpiazzamento delle pagine, quale fra seguenti affermazioni è quella vera?. Non è implementabile ma utile come indice di confronto e valutazione. E' una approssimazione alquanto rozza dell'LRU. Eccellente, ma difficile da implementare con precisione. Nessuna delle altre opzioni.

083.02. Con riferimento all'algoritmo di rimpiazzamento delle pagine seconda chance, quale fra seguenti affermazioni è quella vera?. Non è implementabile ma utile come indice di confronto e valutazione. E' una approssimazione alquanto rozza dell'LRU. Rappresenta un deciso miglioramento dell'algoritmo FIFO. Nessuna delle altre opzioni.

083.03. Con riferimento all'algoritmo di rimpiazzamento delle pagine NRU, quale fra seguenti affermazioni è quella vera?. Non è implementabile ma utile come indice di confronto e valutazione. Eccellente, ma difficile da implementare con precisione. E' una approssimazione alquanto rozza dell'LRU. Nessuna delle altre opzioni.

084.01. Quali sono i metodi di allocazione dei frame della memoria da parte del sistema operativo?. Locale e Globale. Statica e dinamica. Nessuna delle altre opzioni. Uniforme e proporzionata alle esigenze.

084.02. Quali sono gli schemi di allocazione dei frame della memoria da parte del sistema operativo?. Locale e Globale. Uniforme e proporzionata alle esigenze. Statica e dinamica. Nessuna delle altre opzioni.

084.03. Quali sono i principali meccanismi di rimpiazzamento delle pagine al variare del tipo di allocazione dei frame?. Nessuna delle altre opzioni. Locale e Globale. Statico e dinamico. Uniforme e proporzionata alle esigenze.

085.01. Quale fra i seguenti non è un compito svolto da un controllore di dispositivo di I/O?. Nessuna delle altre opzioni. convertire un flusso (stream) seriale di bit in blocchi di byte. rendere i byte disponibili per essere copiati in RAM. effettuare la correzione degli errori se necessario.

085.02. Il sotto sistema di I/O gestisce le differenze effettive fra i vari dispositivi di I/O per mezzo di: Nessuna delle altre opzioni. Interfacce specifiche. Trasduttori specifici. Driver specifici.

085.03. Che cosa è il buffer gestito dal sotto sistema di I/O?. E' una area della memoria in cui vengono memorizzati i dati trasferiti tra due dispositivi, o tra un'applicazione e un dispositivo. E' un dispositivo ad hoc in cui vengono memorizzati i dati trasferiti tra due dispositivi, o tra un'applicazione e un dispositivo. E' una area dello spazio di I/O in cui vengono memorizzati i dati trasferiti tra due dispositivi, o tra un'applicazione e un dispositivo. Nessuna delle altre opzioni.

086.01. Da chi viene sbloccata l'esecuzione di un diver di dispositivo?. Dal sistema operativo. L'esecuzione del driver viene sbloccata dal controllore del dispositivo. Da una richiesta di interruzione. Nessuna delle altre opzioni.

086.02. Quali sono i livelli del software di I/O?. Software a livello utente, Software indipendente dai dispositivi, Driver dei dispositivi, Driver delle interruzioni. Software a livello utente, Software a livello sistema, Driver dei dispositivi, Driver delle interruzioni. Nessuna delle altre opzioni. Software a livello utente, Software a livello dispositivi, Driver dei dispositivi, Driver delle interruzioni.

086.03. Da chi viene bloccata l'esecuzione di un diver di dispositivo?. Nessuna delle altre opzioni. L'esecuzione del driver si blocca in attesa che il controllore del dispositivo faccia il suo lavoro. Da una richiesta di interruzione. Dal sistema operativo.

087.01. Da chi sono gestiti gli errori del disco dovuti a settori corrotti?. Dal driver del disco. Nessuna delle altre opzioni. Dal controllore o dal sistema operativo. Dal file system.

087.02. Cosa accade durante la formattazione ad alto livello di un disco?. In questa fase vengono scritti i settori all'interno delle tracce del disco. La formattazione a basso livello dà un formato al disco (da qui deriva il termine "formattazione") in modo che il controllore possa leggere o scrivere sul disco. In questa fase avviene la creazione delle partizioni del disco. Il sistema operativo suddivide il disco in gruppi di cilindri (le partizioni) e tratta ogni gruppo come una unità a disco a se stante. Nessuna delle altre opzioni. In questa fase viene inserito un file system all'interno delle partizioni del disco.

087.03. Cosa accade durante la formattazione a basso livello di un disco?. In questa fase viene inserito un file system all'interno delle partizioni del disco. In questa fase vengono scritti i settori all'interno delle tracce del disco. La formattazione a basso livello dà un formato al disco (da qui deriva il termine "formattazione") in modo che il controllore possa leggere o scrivere sul disco. In questa fase avviene la creazione delle partizioni del disco. Il sistema operativo suddivide il disco in gruppi di cilindri (le partizioni) e tratta ogni gruppo come una unità a disco a se stante. Nessuna delle altre opzioni.

087.04. Da quali parti è costituito il settore di un disco. Preambolo, dati, ECC. Preambolo, dati, traccia. Nessuna delle altre opzioni. Preambolo, traccia, ECC.

088.01. Quale fra le seguenti modalità non rientra fra quelle utilizzate per accedere ai file. Nessuna delle altre opzioni. Accesso diretto. Accesso sincronizzato. Accesso sequenziale.

088.02. Che cosa è il file system?. E' quell parte del processore che interagisce direttamente con l'utente e consente di gestire e memorizzare i dati utilizzando file e cartelle. E' quell parte del sistema operativo che interagisce direttamente con l'utente e consente di gestire e memorizzare i dati utilizzando file e cartelle. E' l'insieme di tutti i file e le cartelle gestiti dal sistema operativo. Nessuna delle altre opzioni.

088.03. Quali fra le seguenti strutture non rientra fra quelle utilizzate per rappresentare i file: Nessuna delle altre opzioni. Struttura minima, sequenza di record di lunghezza fissa. Nessuna struttura, semplice sequenza di byte. Struttura forte, albero di record non necessariamente della stessa dimensione.

089.01. Quali fra le seguenti strutture non rientra fra quelle utilizzate per l'organizzazione delle directory. Struttura a due livelli. Struttura sequenziale. Struttura a singolo livello. Struttura ad albero.

089.02. Quali sono le principali proprietà che la gestione delle directory deve assicurare?. Efficienza, Velocità. Raggruppamento Logico dei file. Efficacia, Nominazione, Raggruppamento Logico dei file. Efficienza, Nominazione, Raggruppamento Logico dei file. Nessuna delle altre opzioni.

089.03. Quali sono le classi di operazioni consentite sui file nei sistemi operativi UNIX?. Lettura, scrittura, download. Lettura, scrittura, esecuzione. Lettura, scrittura, modifica. Lettura, scritura, upload.

090.01. Quali fra le seguenti strutture dati non sono utilizzate dal sistema operativo per l'implementazione del file system?. Tabella globale dei file aperti dal processo. Tabella delle partizioni. Tabella globale dei file aperti. Tabella delle pagine.

090.02. Cosa si intende per file system logico?. E' il livello dei file system in cui viene implementata le astrazioni dei file e delle cartelle. E' il livello dei file system in cui si traducono i blocchi logici nei corrispondenti indirizzi fisici. Nessuna delle altre opzioni. E' il livello del file system in cui di smistano i comandi, ricevuti dal modulo per l'organizzazione dei file, agli opportuni driver, più precisamente all'I/O control.

090.03. Quanti sono i livelli in cui è tipicamente organizzato un file system?. Dieci. Due. Sei. Uno.

091.01. Cosa descrive l'inode del VFS?. Nessuna delle altre opzioni. La locazione di ciascun file, directory o link all'interno di ogni file system disponibile. L'indirizzo fisico della prima locazione del file system. L'indirizzo virtuale della prima locazione del file system.

091.02. Quali fra le seguenti coppie di strategie sono in genere utilizzate per l'implementazione della struttura delle directory?. Realizzazione a lista lineare e realizzazione ad hash table. Realizzazione a lista lineare e realizzazione ad albero binario. Nessuna delle altre opzioni. Realizzazione a vettore satico e realizzazione ad albero binario.

092.01. Quale è il principale problema della allocazione contigua dei file nel disco?. La velocità di accesso. La frammentazione interna. Nessuna delle altre opzioni. La frammentazione esterna.

092.02. Cosa è l'extend nell'allocazione dei file?. E' una strategia che consente di allocare nei dischi porzioni di file,anche di dimensioni diverse ma costituite da blocchi contigui, in qualsiasi parte del disco. Nessuna delle altre opzioni. E' una strategia che consente di allocare file vuoti. E' una strategia che consente di allocare file di dimensioni fisse.

092.03. Come si ottiene l'allocazione dei file su disco a lista concatenata?. Utilizzando l'extend con dimensione del blocco pari ad uno. Concatenando file diversi ma contigui. Concatenando blocchi contigui del disco. Nessuna delle altre opzioni.

093.01. Che cosa è l'i-node, nel contesto dell'allocazione con indice dei file su disco ?. E' il blocco in cui sono allocati tutti i puntatori ai blocchi contigui allocati ad uno specifico file. E' il blocco in cui sono allocati tutti i puntatori ai blocchi allocati ad uno specifico file. E' il blocco in cui sono allocati tutti i blocchi contigui allocati ad uno specifico file. Nessuna delle altre opzioni.

093.02. Quale fra le seguenti varianti di allocazione con indice dei file non è reale. Nessuna delle altre opzioni. Indice allineato. Indice multilivello. Indice concatenato.

093.03. Quale fra le seguenti tecniche non viene utilizzata per ottimizzare le operazioni gestite dal file system?. Caching. Prefetching. Scheduling. Dispatching.

094.01. Cosa è un diritto di accesso?. E' una coppia <nome-processo insieme-diritti> dove insieme-diritti è un sottoinsieme di tutte le operazioni che possono essere eseguite da un processo. E' una coppia <nome-oggetto, insieme-processi> dove insieme-processi è un sottoinsieme di tutti i processi che possono lavorare sull'oggetto. Nessuna delle altre opzioni. E' una coppia <nome-oggetto, insieme-diritti> dove insieme-diritti è un sottoinsieme di tutte le operazioni che possono essere eseguite da un processo sull'oggetto.

094.02. Cosa è un dominio di protezione?. Rappresenta l'insieme di operazioni che possono essere effettuate da un processo su un oggetto e determina le risorse a cui esso può accedere. Nessuna delle altre opzioni. Rappresenta l'insieme di risorse che può essere utilizzato da un processo. Rappresenta l'insieme di processi che può lavorare su una risorsa.

094.03. A cosa servono le matrici di accesso?. Per la gestione dei domini di protezione. Per la gestione della sicurezza. Nessuna delle altre opzioni. Per la gestione degli accessi.

095.01. Gli algoritmi di sicurezza a chiave pubblica sono: Asimmetrici. Asincroni. Simmetrici. Sincroni.

095.02. Quale è il problema principale della crittografia a chiave simmetrica?. Il problema è la scelta sicura della chiave segreta tra mittente e destinatario. Nessuna delle altre opzioni. Il problema è lo scambio sicuro della chiave segreta tra mittente e destinatario. Non ci sono problemi, il meccanismo è ben rodato ed assicura elevati standard di sicurezza.

095.03. Quali obiettivi persegue la sicurezza informatica?. Nessuna delle altre opzioni. Garantire la disponibilità, l'integrità, la riservatezza, l'autenticità e il non ripudio. Garantire la protezione, l'integrità, la riservatezza, l'autenticità e il non ripudio. Garantire la disponibilità, la compattezza, la riservatezza, l'autenticità e il non ripudio.

095.04. Cosa si intende per non ripudio nella sicurezza informatica?. Nessuna delle altre opzioni. Il non ripudio garantisce che eventi, documenti e messaggi vengano attribuiti con certezza al legittimo autore e a nessun altro. Il non ripudio garantisce che un utente sia autorizzato ad utilizzare le sue risorse. Il non ripudio impedisce che un evento o documento possa essere disconosciuto dal suo autore.