CalEleESisOpe_aperte

Come si classificano le reti logiche?. -.

Quale è la differenza fra reti sincrone ed asincrone?. -.

Cosa è la fascia di indeterminazione del segnale ?. -.

Cosa significa settare e resettare una variabile logica?. -.

Descrivere il problema della contemporaneità. -.

Descrivere una rete logica a livello funzionale. -.

Cosa si intende per tempo di attraversamento?. -.

Cosa significa rete combinatoria pilotata in modo fondamentale?. -.

Quando una rete combinatoria si dice a regime?. -.

Descrizione funzionale e tabella di verità di una porta logica elementare Nand. -.

Descrizione funzionale e tabella di verità di una porta logica elementare XOR. -.

Descrizione funzionale e tabella di verità di una porta logica elementare Or. -.

Dimostrare (tramite un opportuno esempio) che connettendo ad albero porte NAND (oppure NOR) a due ingressi non si ottiene una generalizzazione della funzione logica descritta per porte a due ingressi. -.

Definizione e sintesi circuitale di un decoder 2 to 4. -.

Che differenza c'é fra un decoder con enabler e un demultiplexer?. -.

Cosa significa che un multiplexer è una rete combinatoria universale?. -.

Cosa sono i sottocubi nelle mappe di Karnaugh?. -.

Perché le porte NAND e NOR sono dette universali?. -.

Differenza fra sintesi SP e PS. -.

Esempio di sintesi a porte NAND (NOR) da sintesi SP (PS). -.

Cosa si intende per stabilità di una rete sequenziale asincrona?. -.

Disegnare il diagramma di temporizzazione del flip-flop SR. -.

Descrivere un riconoscitore di sequenza con il suo diagramma (oppure tabella) di flusso. -.

Descrivere il modello strutturale con ritardo per la sintesi delle reti sequenziali asincrone (Schema grafico e discussione di ciascun componente). -.

Riportare la sintesi completa di un riconoscitore di sequenza 01, 11, 10. -.

Sintetizzare un FF-SR considerando il modello strutturale ad elementi di ritardo (considerare la presenza dell'uscita affermata e negata). -.

Disegnare la sintesi a porte NAND del FF-SR. Si possono eliminare i ritardi di marcatura? Perché'?. -.

Riportare la temporizzazione del FF D-latch. -.

Riportare la Sintesi del FF D-latch usando il modello strutturale con FF-SR. -.

Riportare la sintesi del Flip Flop D-positive-edge-triggered (FF-DET) usando il modello strutturale con FF-SR. -.

Riportare la sintesi del riconoscitore di sequenza 01 11 10 usando il modello strutturale con FF-SR. -.

Riportare un esempio di montaggio di una RAM statica in serie. Spiegare anche a cosa serve?. -.

Riportare un esempio di montaggio di una RAM statica in parallelo. Spiegare anche a cosa serve?. -.

Disegnare lo schema realizzativo di una RAM con Flip-flop D latch. -.

Riportare la temporizzazione di una generica rete sequenziale sincronizzata. -.

Definizione di rete sequenziale sincronizzata e principali regole di progetto. -.

Disegnare lo schema generale di una rete sequenziale sincronizzata e discutere le regole di pilotaggio. -.

Differenze fra le reti sequenziali asincrone e quelle sincronizzate. -.

Disegnare un registro contatore. -.

Riportare la sintesi del full adder in base 2. -.

Disegnare lo schema base di un registro multifunzionale. -.

Fare un esempio pratico di registro multifunzionale. -.

Riportare la sintesi del flip flop JK. -.

Disegnare la temporizzazione che garantisce il corretto pilotaggio dei una rete di Moore. -.

Discutere i vantaggi del modello di Mealy rispetto al modello di Moore. -.

Riportare la descrizione generale con pseudo-linguaggio di trasferimento fra registri di una rete sequenziale sincronizzata complessa. -.

Disegnare e discutere la struttura di una rete sequenziale sincronizzata complessa. -.

Disegnare lo schema generale del modello di rete sequenziale sincronizzata complessa scomposta in Parte Operativa e Parte Controllo. -.

Discutere vantaggi e svantaggi del linguaggio Assembly. -.

Discutere il sottosistema di ingresso e uscita di un calcolatore. Specificare a cosa servono le interfacce. -.

Discutere le differenze fra ALU ed FPU. -.

Disegnare lo schema funzionale di un semplice ma completo calcolatore basato su architettura x86-32. -.

Quali sono e a cosa servono i FLAG significativi del registro EF?. -.

Discutere la condizione di reset del calcolatore. -.

Discutere l'organizzazione logica dello spazio di I/O vista dal programmatore Assembly. -.

Cosa si intende per linguaggio mnemonico?. -.

Come sono relazionati linguaggio macchina, linguaggio mnemonico e assembly?. -.

Discutere la differenza fra set di istruzioni RISC e CISC. -.

Fornire un esempio di indirizzamento delle porte di I/O. -.

Discutere come avviene l'indirizzamento delle porte di I/O. Quanto si può effettuare l'indirizzamento diretto e come avviene quello indiretto?. -.

Discutere come avviene l'indirizzamento di registro e fornire un esempio. -.

Discutere come avviene l'indirizzamento di memoria e come viene calcolato l'indirizzo. -.

Discutere come viene gestite la pila a livello del processore, in particolare come si realizza, quali sono le istruzioni principali e come si implementano. -.

Perché la pila è importante per il corretto funzionamento del processore e del calcolatore in generale?. -.

Cosa è una pila?. -.

Scrivere un programma in Assembly GAS che conti il numero di occorrenze ad uno in una doppia parola. -.

Scrivere un programma in Assembly GAS che conti il numero di occorrenze a zero in una doppia parola. -.

Scrivere un programma Assembly GAS che conta il numero di occorrenze della lettera e in una stringa specificata come parametro. -.

Si scriva un programma in Assembly GAS che calcola il fattoriale di un numero naturale (da 1 a 9). -.

Scrivere un programma che accetta in ingresso una stringa di caratteri esclusivamente minuscoli terminata da ritorno carrello e li stampa in maiuscolo a video. -.

Disegnare e discutere il diagramma temporale di un ciclo di scrittura in memoria (oppure in I/O) di un semplice processore a 8 bit. -.

Disegnare e discutere il diagramma temporale di un ciclo di lettura in memoria (oppure in I/O) di un semplice processore a 8 bit. -.

Discutere come una interfaccia con tre registri da un byte può essere montato nello spazio di I/O. Disegnare lo schema corretto di montaggio. -.

Discutere come un banco di memoria da 1Mx8 può essere montato nello spazio di memoria. Disegnare lo schema corretto di montaggio. -.

Perché il processore PC ha solo 30 piedini di indirizzo (A31-A2) pur indirizzando uno spazio di memoria da 4GB?. -.

Disegnare lo schema dei piedini del processore PC e discuterlo. -.

Come viene vista una interfaccia nello spazio di I/O organizzato a linee a 32 bit. C'è differenza nel montaggio e nella visione logica al variare della dimensione dei registri interni?. -.

Disegnare come il controllore del bus locale si collega al processore. Specificare quali sono i piedini che formano effettivamente il bus. -.

Come si può progettare il bus locale di un calcolatore che debba gestire uno spazio di memoria a 32 bit e uno spazio di I/O a 32, 16 e 8 bit?. -.

Disegnare lo schema dello specifico circuito di pilotaggio di un bus dati a 16 bit. -.

Mostrare il codice Assembly del sottoprogramma di lettura (di scrittura) di un byte da una interfaccia e come esso potrebbe essere richiamato da un main() scritto in C/C++. -.

Cosa si intende per programmazione mista? Discutere brevemente il paradigma di programmazione ad essa associato. -.

Discutere la differenza fra modalità testo e modalità grafica nella gestione dello schermo. -.

Discutere a parole o con codice o pseudo codice come un programmatore può scrivere una funzione che preleva dati dall'interfaccia collegata alla tastiera. -.

Descrivere la tabella delle interruzioni e la struttura dei gate (o descrittori). -.

Perché il meccanismo delle interruzioni si dice vettorizzato?. -.

Le eccezioni e gli altri tipo di interruzioni vengono gestite alla stessa maniera?. -.

Disegnare lo schema della circuiteria del controllore di interruzione APIC. -.

Elencare i passi che il controllore APIC effettua per la gestione del meccanismo delle interruzioni. -.

Disegnare e discutere lo schema di una interfaccia e dei suoi registri che può essere gestita ad interruzione di programma. -.

Discutere a parole cosa fa il driver che gestisce l'interruzione inviata da una interfaccia. -.

Disegnare lo schema di collegamento, di una interfaccia gestita ad interruzione di programma, al bus e al controllore di interruzione. -.

Elencare i passi che si effettuano per la scrittura in una memoria DRAM. -.

Disegnare lo schema di una memoria DRAM e discutere i suoi piedini. -.

Esistono memorie interne al processore? Quali sono le loro caratteristiche?. -.

Discutere la differenza fra gestione della scrittura in write through e in write back in una memoria cache. -.

Cosa succede quando il processore effettua una operazione di scrittura in presenza di memoria cache?. -.

Disegnare e discutere lo schema dell'organizzazione di una memoria cache. -.

Disegnare e discutere lo schema del controllore della memoria cache (discutere come vengono utilizzati i vari piedini). -.

A cosa serve il campo R in una cache associativa ad insiemi?. -.

Disegnare e discutere lo schema di una cache associativa ad insiemi. -.

Cosa è l'arbitro del bus PCI e quali azioni svolge?. -.

Disegnare e discutere un esempio di architettura di un calcolatore con bus PCI. -.

Illustrare le fasi di una transazione sul bus PCI. -.

Cosa sono i registri base e i comparatori delle funzioni di un dispositivo PCI?. -.

A cosa servono i registri CAP e CDP del ponte OSPITE-PCI?. -.

Discutere come avviene una transazione di configurazione per un dispositivo PCI. -.

Come si garantisce la compatibilità del controllore APIC con le vecchie interfacce connesse al bus locale?. -.

Discutere come vengono gestite le interruzioni con dispositivi connessi al bus PCI. -.

Disegnare e discutere l'architettura di un calcolatore basato su bus PCI express. -.

Quali sono i vantaggi introdotti dal PCI express?. -.

Discutere i passi che effettua il controllore DMA per il trasferimento di dati. -.

Disegnare e discutere lo schema di un controllore DMA. -.

Discutere come una interfaccia effettua il trasferimento dati in DMA. -.

Come si programma una funzione PCI per poterla utilizzare in modalità bus mastering?. -.

Cosa è la tabella dei descrittori di buffer e cosa contiene?. -.

Chi gestisce in mutua esclusione il bus locale in presenza di trasferimento in DMA con bus mastering? Discutere tutti i passi per la richiesta di utilizzo del bus locale. -.

Quali sono i passi di una scrittura in memoria in bus mastering?. -.